JPH0556109A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0556109A JPH0556109A JP3235756A JP23575691A JPH0556109A JP H0556109 A JPH0556109 A JP H0556109A JP 3235756 A JP3235756 A JP 3235756A JP 23575691 A JP23575691 A JP 23575691A JP H0556109 A JPH0556109 A JP H0556109A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing device
- data processing
- path
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 非同期に動作する第１データ処理装置と第２
データ処理装置間を接続するアドレスパスおよびデータ
パスの可用性を検証する。 【構成】 第１データ処理装置１１から第２データ処理
装置１４内の不定なデータを読むデータパスおよびアド
レスパスを持ち、特定のアドレスが指定されると、第２
データ処理装置１４は予め決められた固定値を選択する
セレクタを備え、第１データ処理装置１１はこのデータ
を受信すると、自己の持っている固定値と比較を行い、
その比較結果が異なるとき、エラーとしてパスの可用性
を検証する。
データ処理装置間を接続するアドレスパスおよびデータ
パスの可用性を検証する。 【構成】 第１データ処理装置１１から第２データ処理
装置１４内の不定なデータを読むデータパスおよびアド
レスパスを持ち、特定のアドレスが指定されると、第２
データ処理装置１４は予め決められた固定値を選択する
セレクタを備え、第１データ処理装置１１はこのデータ
を受信すると、自己の持っている固定値と比較を行い、
その比較結果が異なるとき、エラーとしてパスの可用性
を検証する。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置に関し、
特に非同期に動作する装置の不定なデータをリードする
パスの障害を検出するデータ処理装置に関する。
特に非同期に動作する装置の不定なデータをリードする
パスの障害を検出するデータ処理装置に関する。
【０００２】
【従来の技術】図２は従来のデータ処理装置を示すブロ
ック図である。同図において、１はデータパス制御回路
２を備えた第１データ処理装置、３はこの第１データ処
理装置１から指定されたアドレスにより第１データ４Ａ
〜第Ｎデータ４Ｎのいずれかを選択するセレクタ、５は
このセレクタ３を備えた第２データ処理装置、６はアド
レスパス、７はデータパスである。なお、上記第１デー
タ４Ａ〜第Ｎデータ４Ｎは事象毎に変化する不定値であ
る。
ック図である。同図において、１はデータパス制御回路
２を備えた第１データ処理装置、３はこの第１データ処
理装置１から指定されたアドレスにより第１データ４Ａ
〜第Ｎデータ４Ｎのいずれかを選択するセレクタ、５は
このセレクタ３を備えた第２データ処理装置、６はアド
レスパス、７はデータパスである。なお、上記第１デー
タ４Ａ〜第Ｎデータ４Ｎは事象毎に変化する不定値であ
る。
【０００３】次に、上記構成によるデータ処理装置の動
作について説明する。第１データ処理装置１と第２デー
タ処理装置５はアドレスパス６およびデータパス７によ
り接続しており、非同期に動作している。そして、この
第１データ処理装置１は第２データ処理装置５の情報が
必要となったとき、アドレスパス６およびデータパス７
を用いて指定したアドレスを第２データ処理装置５のセ
レクタ３に送ると、このセレクタ３はこのアドレスに対
応したデータ例えば第１データ４Ａを選択して出力する
ので、第１データ処理装置１はそのデータを採取するこ
とができる。
作について説明する。第１データ処理装置１と第２デー
タ処理装置５はアドレスパス６およびデータパス７によ
り接続しており、非同期に動作している。そして、この
第１データ処理装置１は第２データ処理装置５の情報が
必要となったとき、アドレスパス６およびデータパス７
を用いて指定したアドレスを第２データ処理装置５のセ
レクタ３に送ると、このセレクタ３はこのアドレスに対
応したデータ例えば第１データ４Ａを選択して出力する
ので、第１データ処理装置１はそのデータを採取するこ
とができる。
【０００４】このようにして、第１データ処理装置１は
第２データ処理装置５の第１データ４Ａ〜第Ｎデータ４
Ｎの任意のデータを採取することができる。
第２データ処理装置５の第１データ４Ａ〜第Ｎデータ４
Ｎの任意のデータを採取することができる。
【０００５】
【発明が解決しようとする課題】この従来のデータ処理
装置では、第１データ処理装置が指定したアドレスによ
り第２データ処理装置の第１データ〜第Ｎデータのいず
れかのデータを選択し、採取を行うとき、第２データ処
理装置５の第１データ〜第Ｎデータは不定なデータであ
り、各々のデータから第１データ処理装置１までのディ
レイはデータ毎に異なり、しかもデータのビット毎にも
異なる。このため、アドレスパスおよびデータパスの障
害を、データにパリティビットを付加しても、第１デー
タ処理装置ではそのデータの正当性をチェックすること
が困難である。このように、アドレスパスおよびデータ
パスの可用性を検証することができないという問題点が
あった。
装置では、第１データ処理装置が指定したアドレスによ
り第２データ処理装置の第１データ〜第Ｎデータのいず
れかのデータを選択し、採取を行うとき、第２データ処
理装置５の第１データ〜第Ｎデータは不定なデータであ
り、各々のデータから第１データ処理装置１までのディ
レイはデータ毎に異なり、しかもデータのビット毎にも
異なる。このため、アドレスパスおよびデータパスの障
害を、データにパリティビットを付加しても、第１デー
タ処理装置ではそのデータの正当性をチェックすること
が困難である。このように、アドレスパスおよびデータ
パスの可用性を検証することができないという問題点が
あった。
【０００６】
【課題を解決するための手段】本発明は、第２データ処
理装置のセレクタにより第１データ処理装置からのアド
レスを受けて、対応したデータを選択してデータパスに
出力するが、特定のアドレスを受けたとき、予め決まら
れた固定値をデータパスに出力する第２データ処理装置
と、第１データ処理装置のデータパス制御回路からアド
レスをアドレスパスを介して第２データ処理装置に出力
し、第２データ処理装置よりデータパスを介して送られ
てきたデータを採取し、特定のアドレスを出力したと
き、第２データ処理装置から送られてきた固定値と自己
の持っている固定値とを比較回路で比較し、その比較結
果を障害検出回路で受けて、パスの可用性を検証する第
１データ処理装置とを有するものである。
理装置のセレクタにより第１データ処理装置からのアド
レスを受けて、対応したデータを選択してデータパスに
出力するが、特定のアドレスを受けたとき、予め決まら
れた固定値をデータパスに出力する第２データ処理装置
と、第１データ処理装置のデータパス制御回路からアド
レスをアドレスパスを介して第２データ処理装置に出力
し、第２データ処理装置よりデータパスを介して送られ
てきたデータを採取し、特定のアドレスを出力したと
き、第２データ処理装置から送られてきた固定値と自己
の持っている固定値とを比較回路で比較し、その比較結
果を障害検出回路で受けて、パスの可用性を検証する第
１データ処理装置とを有するものである。
【０００７】
【作用】本発明は不定なデータをリードするパスの可用
性を簡単に検証することができる。
性を簡単に検証することができる。
【０００８】
【実施例】図１は本発明に係るデータ処理装置の一実施
例を示すブロック図である。同図において、８は予め決
められた固定値、９は第２データ処理装置よりデータパ
ス７を介して送られてくる固定値とこの固定値８とを比
較する比較回路、１０はこの比較回路９の比較結果を受
けてアドレスパス６およびデータパス７の可用性を検証
する障害検出回路、１１は前記データパス制御回路２，
固定値８，比較回路９および障害検出回路１０を備えた
第１データ処理装置である。
例を示すブロック図である。同図において、８は予め決
められた固定値、９は第２データ処理装置よりデータパ
ス７を介して送られてくる固定値とこの固定値８とを比
較する比較回路、１０はこの比較回路９の比較結果を受
けてアドレスパス６およびデータパス７の可用性を検証
する障害検出回路、１１は前記データパス制御回路２，
固定値８，比較回路９および障害検出回路１０を備えた
第１データ処理装置である。
【０００９】１２は第１データ処理装置１１の固定値８
と同じ値に予め設定された固定値、１３は第１データ処
理装置１１から指定されたアドレスにより第１データ４
Ａ〜第Ｎデータ４Ｎ、固定値１２のいずれかを選択する
セレクタ、１４は前記第１データ４Ａ〜第Ｎデータ４
Ｎ、固定値１２、セレクタ１３を備えた第２データ処理
装置である。
と同じ値に予め設定された固定値、１３は第１データ処
理装置１１から指定されたアドレスにより第１データ４
Ａ〜第Ｎデータ４Ｎ、固定値１２のいずれかを選択する
セレクタ、１４は前記第１データ４Ａ〜第Ｎデータ４
Ｎ、固定値１２、セレクタ１３を備えた第２データ処理
装置である。
【００１０】次に、上記構成によるデータ処理装置の動
作について説明する。第１データ処理装置１１が第２デ
ータ処理装置１４の情報を必要になったとき、アドレス
パス６およびデータパス７を用いて指定したアドレスを
第２データ処理装置１４のセレクタ１３に送ると、この
セレクタ１３はこのアドレスに対応したデータ、例えば
第１データ４Ａを選択して出力するので、第１データ処
理装置１はそのデータを採取することができる。
作について説明する。第１データ処理装置１１が第２デ
ータ処理装置１４の情報を必要になったとき、アドレス
パス６およびデータパス７を用いて指定したアドレスを
第２データ処理装置１４のセレクタ１３に送ると、この
セレクタ１３はこのアドレスに対応したデータ、例えば
第１データ４Ａを選択して出力するので、第１データ処
理装置１はそのデータを採取することができる。
【００１１】次に、データパス７の可用性を検証する場
合、第１データ処理装置１１はそのデータパス制御回路
２から特定のアドレスを指定すると、この特定のアドレ
スはアドレスパス６を介して第２データ処理装置１４の
セレクタ１３に入力する。そこで、このセレクタ１３は
この特定のアドレスを受けて予め決まられた固定値１２
をデータパス７を介して第１データ処理装置１１の比較
回路９に出力する。このため、この比較回路９は固定値
８とデータパス７を介して送られてきた固定値１２とを
比較し、その結果を障害検出回路１０に出力する。この
障害検出回路１０はその比較結果が異なるとき、エラー
としてデータパス７の可用性を検証することができる。
合、第１データ処理装置１１はそのデータパス制御回路
２から特定のアドレスを指定すると、この特定のアドレ
スはアドレスパス６を介して第２データ処理装置１４の
セレクタ１３に入力する。そこで、このセレクタ１３は
この特定のアドレスを受けて予め決まられた固定値１２
をデータパス７を介して第１データ処理装置１１の比較
回路９に出力する。このため、この比較回路９は固定値
８とデータパス７を介して送られてきた固定値１２とを
比較し、その結果を障害検出回路１０に出力する。この
障害検出回路１０はその比較結果が異なるとき、エラー
としてデータパス７の可用性を検証することができる。
【００１２】同様に、アドレスパス６の可用性を検証す
ることができる。すなわち、第２データ処理装置１４の
固定値１２を指定するための特定アドレスが、装置間で
アドレス不正になったとき、もしくは第２データ処理装
置１４内にてアドレス不正になったとき、セレクタ１３
は固定値１２以外のデータを出力するため、第１データ
処理装置１１の比較回路９および障害検出回路１０によ
り障害を検出することができる。
ることができる。すなわち、第２データ処理装置１４の
固定値１２を指定するための特定アドレスが、装置間で
アドレス不正になったとき、もしくは第２データ処理装
置１４内にてアドレス不正になったとき、セレクタ１３
は固定値１２以外のデータを出力するため、第１データ
処理装置１１の比較回路９および障害検出回路１０によ
り障害を検出することができる。
【００１３】なお、第１データ処理装置１１のデータパ
ス制御回路２は第２データ処理装置１４とのパス制御を
行っているが、処理の空の時、特定のアドレスを送出
し、データパス７を用い、データをリードするパトロー
ル処理を行うことができる。また、通常動作時において
も、アドレスパス６およびデータパス７の可用性をチェ
ックすることができることはもちろんである。
ス制御回路２は第２データ処理装置１４とのパス制御を
行っているが、処理の空の時、特定のアドレスを送出
し、データパス７を用い、データをリードするパトロー
ル処理を行うことができる。また、通常動作時において
も、アドレスパス６およびデータパス７の可用性をチェ
ックすることができることはもちろんである。
【００１４】
【発明の効果】以上詳細に説明したように、本発明に係
るデータ処理装置によれば、非同期に動作するデータ処
理装置間で、予め定められた固定値をリードし、自己の
固定値と比較することにより、リードされた不定なデー
タを送るパスの可用性を検証することができるという効
果がある。
るデータ処理装置によれば、非同期に動作するデータ処
理装置間で、予め定められた固定値をリードし、自己の
固定値と比較することにより、リードされた不定なデー
タを送るパスの可用性を検証することができるという効
果がある。
【図１】本発明に係るデータ処理装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】従来のデータ処理装置を示すブロック図であ
る。
る。
８ 固定値 ９ 比較回路 １０ 障害検出回路 １１ 第１データ処理装置 １２ 固定値 １３ セレクタ １４ 第２データ処理装置
Claims (1)
- 【請求項１】 非同期で動作する第１データ処理装置と
第２データ処理装置との間でデータパスを持つデータ処
理装置において、前記第２データ処理装置は第１データ
処理装置からのアドレス指定により第２データ処理装置
内のデータをリードでき、かつ特定のアドレスが指定さ
れたとき、固定値をリードするセレクト手段を有し、前
記第１データ処理装置はデータパスを制御する手段と、
第２データ処理装置からリードしたデータを自己の持つ
固定値と比較する手段と、特定アドレスが指定されたと
きこの比較結果よりパスの障害を検出する手段とを有す
ることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235756A JPH0556109A (ja) | 1991-08-23 | 1991-08-23 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235756A JPH0556109A (ja) | 1991-08-23 | 1991-08-23 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0556109A true JPH0556109A (ja) | 1993-03-05 |
Family
ID=16990771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235756A Pending JPH0556109A (ja) | 1991-08-23 | 1991-08-23 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0556109A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717465B1 (ko) * | 2000-02-07 | 2007-05-14 | 콸콤 인코포레이티드 | 고속 데이터 시스템에서 무선 링크 감독 시간을감소시키기 위한 방법 및 장치 |
-
1991
- 1991-08-23 JP JP3235756A patent/JPH0556109A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717465B1 (ko) * | 2000-02-07 | 2007-05-14 | 콸콤 인코포레이티드 | 고속 데이터 시스템에서 무선 링크 감독 시간을감소시키기 위한 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0556109A (ja) | データ処理装置 | |
| JPH0535616A (ja) | データ転送システム | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JP2531615B2 (ja) | 集積回路 | |
| JP3549702B2 (ja) | バス制御回路及びその試験方法 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JP2858493B2 (ja) | 障害情報保存方式 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPH0512369A (ja) | テストパタン作成方式 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JP2859086B2 (ja) | パス監視装置 | |
| JPH10232708A (ja) | 遠方監視制御システム | |
| JPH02305037A (ja) | データ伝送システムの異常検出方式 | |
| JPH05327667A (ja) | 多入力信号選択回路 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPH05160811A (ja) | データ転送方式 | |
| JPH08153013A (ja) | 誤り検出回路 | |
| JPH04245748A (ja) | 伝送路の制御渋滞検出装置 | |
| JPS59144960A (ja) | オンラインデ−タのチエツク方式 | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPH0471036A (ja) | ビットエラー検出訂正回路 | |
| JP2004180096A (ja) | 情報処理装置および装置異常検出方法 | |
| JPS60112395A (ja) | 多重選択検出方式 | |
| JPH0512057A (ja) | データ処理装置 |