JPH0583933B2

JPH0583933B2 -

Info

Publication number: JPH0583933B2
Application number: JP62158800A
Authority: JP
Inventors: Teru Ishizuka
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1986-07-03
Filing date: 1987-06-27
Publication date: 1993-11-30
Also published as: JPS63145539A

Description

【発明の詳細な説明】［産業上の利用分野］本発明はデータ処理装置に関し、特に演算回路
等のチエツクに用いられるモジユロＷ回路に関す
る。

［従来の技術］モジユロ３回路は、主に演算回路等のチエツク
回路として従来より頻繁に使用されているチエツ
ク回路の１つであるが、チエツク回路設計が容易
である反面、パリテイ・チエツク等の他のチエツ
ク回路に比較して、エラー発生の際の検出率及び
エラー検出の際のエラー箇所指摘のための分解能
が低いという欠点がある。

又、モジユラスのＷとしては、Ｗ＝2^w−１（例
えば、３、７、15、……）がしばしば用いられ
る。なぜなら、モジユロＷの値をｗビツトで表現
できるため、他のモジユラスに比べ低コストで実
現できるからである。

以下、Ｗ＝2^w−１の代表として、Ｗ＝2²−１＝
３を考える。モジユロ３の３通りの値０、１、２
に対し、２ビツトデータで表現する事ができる４
通りの値［０、０］、［０、１］、［１、０］、［１、
１］のうちの３通りの値を定義づける。例えば、
０に対し［０、０］、１に対し［０、１］、２に対
し［１、０］を対応させる。

第３図は従来のモジユロ３回路の真理値表の一
例を示す図であり、ａは加算回路ｂは減算回路、
ｃは乗算回路、ｄは反転回路に関するものであ
る。ａ図の真理値表について説明すると、例えば
２個の２進データＸ＝［０、１、１、０］とＹ＝
［０、１、０、１］の加算の場合、Ｘのモジユロ
３の値Ａ＝［a₁、a₂］＝［０、０］とＹモジユロ３
の値Ｂ＝［b₁、b₂］＝［１、０］との加算結果Ｃ＝
Ａ＋Ｂ＝［１、０］をモジユロ３期待値とし、Ｘ
とＹの和Ｚ＝Ｘ＋Ｙ＝［１、０、１、１］のモジ
ユロ３の値Ｄ＝［１、０］と前記期待値Ｃ＝［１、
０］との一致チエツクを行なう。演算回路の故障
により前記モジユロ３の値Ｄまたはチエツク回路
の故障により前記モジユロ３の値Ｃが違う値を示
している時は、上記一致チエツクによつてエラー
フラグが点灯する。

ここでモジユロ３とは、データの示す数値を３
で割つた余りであるから、〓内を10進値とする
と、上記Ｘのモジユロ３の値Ａは、［０、１、０、
１］／(3)＝(6)／(3)＝(2)あまり（０）により、Ａ＝
（０）＝［０、０］となり、同様に上記Ｂ、Ｄも、
［０、１、０、１］／(3)＝(5)／(3)＝(1)あまり(2)、
［１、０、１、１］(3)＝(11)／(3)＝(3)あまり(2)によ
り、Ｂ＝(2)＝［１、０］、Ｄ＝(2)＝［１、０］とな
るため、モジユロ３生成回路は上記数式に合致す
る様に論理構成され、任意のデータのモジユロ３
の値として［１、１］は存在しない。この理由に
より、、従来のモジユロ３回路においては［１、
１］の入力に対する出力は不定とされ、モジユロ
３回路の簡単化等のために使用している。このた
め、［１、１］の入力に対する出力は論理的な意
味をもたず、その回路構成に依存する。なお図で
−印は任意の値を、☆印は不定を意味する。

従つてモジユロ３回路自体の故障によつて
［１、１］のパターンが生じた場合、その故障を
検出する事は困難であり、さらに演算回路上の故
障によつて演算結果が不正となつた場合も、その
モジユロ３回路の値が上記［１、１］に対する出
力と同じ値の場合には、その故障は検出されず、
そのチエツク回路の検出率は極端に低下するばか
りでなく、それより下段のチエツク回路において
エラーフラグが点灯した時には、その故障箇所の
指摘に誤りを生ずる要因となる。

また演算回路の一部をLSI等で実現する様な場
合そのLSI等単体の故障検出のための評価には、
通常ある種のテストパターンの入力に対する出力
およびフリツプフロツプ内の値を用いて、LSI等
内の論理ゲートや論理パターンの検証をする。
LSI内にモジユロ３回路を含む場合には、テスト
入力として［１、１］のケースを含まないとその
検出率が向上しないため、演算回路全体としては
論理的に全く無意味とされる［１、１］の入力に
対しても論理の記述が必要となり、その論理は回
路構成に完全に依存するために非常に複雑で、容
易に理解しがたい記述となつてしまう。

一方、モジユロ３を用いたチエツク回路として
は、前述の様にモジユロ３の期待値と実際の演算
結果から生成されるモジユロ３の値とを一致チエ
ツクするため、検出率を向上させるためには、演
算回路各部の期待値を生成し、その個々にエラー
フラグを設定する必要がありハードウエア量の増
加が大きいと共にその中の複数のエラーフラグが
点灯した時には、その原因が同じ故障によるもの
か否かの判別が困難である。

［発明が解決しようとする問題点］一般に従来のモジユロＷ回路では２進値［１、
１、……、１］に対する考慮がされていないた
め、モジユロＷ回路としての故障の検出率、分解
能を低くし、かつその検出率、分解能の向上のた
めには、ハードウエア量の増加が大きいという欠
点を有する。さらに近年のLSI化等に伴うチエツ
ク回路の検証の際には、論理的に無意味とされる
２進値［１、１、……、１］の考慮が必要となる
ため、LSI等の設計時に［１、１、……、１］を
考慮しない事が逆に設計効率向上の妨げとなつて
いるという欠点がある。

［問題点を解決するための手段］本発明のモジユロＷ回路は、ｗビツト（ｗ≧
２）で表現する事ができる2^w通りの２進値のう
ち、全ビツトが“１”を除くＷ（＝2^w−１）通り
の２進値は、モジユロＷのＷ通りのコードとして
定義され、全ビツト“１”は、故障が発生した
事、あるいは故障が検出された事を示すエラーコ
ードとして定義づけられたモジユロＷ回路であつ
て、ｎ個のｗビツトデータA₁＝［a₁₁、a₁₂、……、
a_1w］、A₂＝［a₂₁、a₂₂、……、a_2w］、……、A_o＝
［a_o1、a_o2、……、a_ow］の入力のうちの１つ以上
が［１、１、……、１］のとき、ｗビツトデータ
Ｃ＝［c₁、c₂、……、c_w］＝［１、１、……、１］
を出力するように構成されている。

［実施例］次に本発明について図面を参照して説明する。

なお、以下の説明では、Ｗ＝３の場合、すなわ
ちモジユロ３回路について述べる。

第１図は本発明の実施例の論理を示す真理値表
である。ａ図は加算回路、ｂ図は減算回路、ｃ図
は乗算回路、ｄ図は反転回路に対応した、それぞ
れモジユロ３加算、モジユロ３減算、モジユロ３
乗算、モジユロ３反転回路の真理値表である。

以下の説明において、□＋はモジユロ３加算、□−
はモジユロ３減算または反転、□・はモジユロ３乗
算を示す。

ａ図の加算回路の例について説明する。任意の
２個の２進数ＸとＹの和Ｚを求める加算回路のチ
エツク回路において、入力２進数Ｘのモジユロ３
の値をＡ＝［a₁、a₂］、入力２進数Ｙのモジユロ３
の値をＢ＝［b₁、b₂］とすると、２進数ＸとＹの
入力によつて加算結果の２進数Ｚのモジユロ３の
値としての期待値Ｃ＝［c₁、c₂］を準備する。例
えば、Ａ＝［０、１］、Ｂ＝［１、０］の時はａ図
の真理値表よりＣ＝［０、０］となる。一方、２
進数ＸとＹを入力した加算回路はＸとＹとの和Ｚ
＝Ｘ＋Ｙを出力する。

チエツク回路は和の２進数Ｚを入力し、Ｚのモ
ジユロ３の値Ｄ＝［d₁、d₂］を求め、前記モジユ
ロ３の期待値Ｃ＝［c₁、c₂］と一致チエツクをす
る。Ｄ＝Ｃ（すなわちd₁＝c₁かつd₂＝c₂）ならば
正常、Ｄ≠Ｃならば故障を検出した事を示し、エ
ラーフラグを点灯する。

以上は従来のモジユロ３回路と同等であるが、
本発明の特徴はモジユロ３の値として［１、１］
を考慮した事にある。もし、前記２進数Ｘよりモ
ジユロ３の値Ａ＝［a₁、a₂］を生成する回路自体
の故障によつてＡ＝［１、１］となつた場合、ａ
図の真理値表に示す様に期待値Ｃ＝［c₁、c₂］＝
［１、１］となる。前記２進数Ｙ側の故障につい
ても同様である。つまり期待値Ｃが［１、１］と
なるのは３ケース存在し、１つは前記Ａ＝［１、
１］の場合、他の１つは前記Ｂ＝［１、１］の場
合、そしてモジユロ３の加算回路の故障によつて
Ｃ＝［１、１］となる場合である。

一方前記和の２進数Ｚのモジユロ３の値Ｄにつ
いても同様に故障によつてＤ＝［１、１］となる
場合が考えられる。従つて加算回路の故障検出は
Ｄ≠Ｃの場合の他にＤまたはＣが［１、１］の場
合が加わり、故障検出率が向上する。

第１図を用いて説明した実施例は加算、減算、
乗算または反転の様な単一機能の場合であつた
が、これらの機能を組み合わせる事によつて、よ
り複雑な演算回路のチエツクに用いるためのモジ
ユロ３回路を構成できる。

第２図は第１図の真理値表で示した各回路を組
み合わせたモジユロ３回路の一例を示すブロツク
図である。第２図において、モジユロ３回路２０
００は６個の２進数Ｘ、Ｙ、Ｚ、Ｒ、Ｓ、Ｔの入
力に対し、Ｐ＝−（Ｘ＋Ｙ＋Ｚ−Ｒ）、Ｑ＝（Ｘ＋
Ｙ−Ｓ・Ｔ）・（Ｘ＋Ｙ＋Ｚ−Ｒ）となる２個の２
進数Ｐ、Ｑを出力する演算回路に対応して、Ｘ、
Ｙ、Ｚ、Ｒ、Ｓ、Ｔのそれぞれのモジユロ３の値
Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆを入力し、Ｌ＝□−（Ａ□＋
Ｂ□＋Ｃ□−Ｄ）、Ｍ＝（Ａ□＋Ｂ□−Ｅ□・Ｆ）□・
（Ａ□＋Ｂ
□＋Ｃ□−Ｄ）となる２個のモジユロ３の値Ｌ、Ｍを
出力する。

モジユロ３回路２０００は、６個のモジユロ３
の値Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆを入力すると、Ａ、
Ｂはモジユロ３加算回路２０１に、Ｃ、Ｄはモジ
ユロ３減算回路２０２に、Ｅ、Ｆはモジユロ３乗
算回路に分配し、それぞれの入力とする。

モジユロ３加算回路２０１は、前記Ａ、Ｂを入
力すると、第１図ａの真理値表に示すような論理
によりＡ□＋Ｂを示すモジユロ３の値を生成し、デ
ータパス２１を通して出力し、モジユロ３加算回
路２０４、モジユロ３減算回路２０５の１入力と
する。

モジユロ３減算回路２０２は、前記Ｃ、Ｄを入
力すると第１図ｂの真理値表に示すような論理に
よりＣ□−Ｄを示すモジユロ３の値を生成し、デー
タパス２２を通して出力し、モジユロ３加算回路
２０４の１入力とする。

モジユロ３乗算回路２０３は、前記Ｅ、Ｆを入
力すると第１図ｃの真理値表に示すような論理に
よりＥ□・Ｆを示すモジユロ３の値を生成し、デー
タパス２３を通して出力し、モジユロ３回路２０
５の１入力とする。

同様にモジユロ３加算回路２０４、モジユロ３
減算回路２０５、モジユロ３反転回路２０６、モ
ジユロ３乗算回路はそれぞれ、第１図のａ，ｂ，
ｄ，ｃの論理により、Ａ□＋Ｂ、Ｃ□−Ｄの入力に対
し、Ａ□＋Ｂ□＋Ｃ□−Ｄを、Ａ□＋Ｂ、Ｅ□・Ｆの入
力に
対し、Ａ□＋Ｂ□−Ｅ□・Ｆを、Ａ□＋Ｂ□＋Ｃ□−Ｄ
の入力
に対し、□−（Ａ□＋Ｂ□＋Ｃ□−Ｄ）を、Ａ□＋Ｂ□
＋Ｃ□−
Ｄ、Ａ□＋Ｂ□−Ｅ□・Ｆの入力に対し（Ａ□＋Ｂ□−
Ｅ□・
Ｆ）□・（Ａ□＋Ｂ□＋Ｃ□−Ｄ）を生成し、データパ
ス
２４，２５，２６，２７を通してそれぞれ出力す
る。

上述した各モジユロ３回路の動作により、モジ
ユロ３回路２０００は、前記６個の入力Ａ、Ｂ、
Ｃ、Ｄ、Ｅ、Ｆに対し、Ｌ＝□−（Ａ□＋Ｂ□＋Ｃ□−
Ｄ）、Ｍ＝（Ａ□＋Ｂ□−Ｅ□・Ｆ）□・（Ａ□＋Ｂ□
＋Ｃ□−
Ｄ）となる２個のモジユロ３の値Ｌ、Ｍを出力す
る。

ここで、回路の故障によりモジユロ３回路２０
００内にモジユロ３の値として［１、１］が生成
されたとき、または前記６個の入力Ａ、Ｂ、Ｃ、
Ｄ、Ｅ、Ｆのいずれかが［１、１］となつて入力
されたときは、前記出力Ｌ、Ｍのいずれか、また
は両方が［１、１］となつて出力される。

第１の例として、前記モジユロ３演算回路２０
５またはデータパス２５に故障が生じ、これを通
して前記モジユロ３乗算回路２０７に［１、１］
が入力された場合、第１図ｃの論理によりモジユ
ロ３乗算回路２０７の出力Ｍは［１、１］とな
り、Ｍは不正データであり、Ｍに至るまでのどこ
かに故障が生じた事が明示される。

第２の例として、前記入力Ｄが、不正データ
［１、１］として入力されると、前記モジユロ３
減算回路２０２の出力がデータパス２２を通り、
前記モジユロ３加算回路２０４から24を通つて、
前記モジユロ３反転回路２０６から26を通つて出
力Ｌが［１、１］となり、前記モジユロ３乗算回
路２０７から27を通つて出力Ｍが［１、１］とな
り、Ｌ、Ｍは不正データであり、Ｌ、Ｍに至るま
でのどこかに故障が生じた事が明示される。

従来のモジユロ３回路の場合は［１、１］に対
する考慮がなされていないため、回路の途中に上
述した第１、第２の例の様な故障が生じた場合、
前記Ｌ、Ｍの値は他の入力及び回路構成等に依存
するため、不正データか否かの判断が困難であ
り、検出されない場合も生じてくる。また故障箇
所を指摘する際も、途中の不正データの値の判断
が困難なためにその分解能は非常に低くなつてし
まう。

一方本実施例の場合、不正データは［１、１］
という値で判断することが容易なため、故障の検
出率も高く、かつ［１、１］の値が通つたパスの
値は全て［１、１］であるから、その［１、１］
の値の原因となつている故障箇所もさがしやす
く、分解能も高くなる。

また従来のモジユロ３回路と異なり、入力とし
て［１、１］を考慮し、かつ出力の［１、１］も
論理的に意味のある値のため、例えば前記モジユ
ロ３回路２０００をLSI等で実現した場合、その
論理検証の際に回路設計時に考慮していないケー
スが生じる事もなく、LSI等単体の論理検証のみ
のための余分な労力を必要とせず、設計効率に支
障を来さない。

なお、上述した実施例では、モジユロ３回路に
ついて述べているが、本発明はこれに限定せず、
モジユロＷ（＝2^w−１）回路にも同様に適用でき
るのは勿論である。

［発明の効果］以上説明したように本発明は、モジユロＷの値
としては不正なデータ［１、１、……、１］を考
慮し、入力データの中に［１、１、……、１］が
存在するとその出力に［１、１、……、１］を伝
搬させる様に構成する事により、故障の検出率、
分解能を向上させ、さらにLSI化等に適した構成
にできるという効果がある。

【図面の簡単な説明】

第１図は、本発明の実施例の論理を示す真理値
表の図、第２図は第１図の真理値表で示した各回
路を組み合わせたモジユロ３回路の一例を示すブ
ロツク図、第３図は従来の回路の真理表を示す図
である。記号の説明：２０１，２０４……モジユロ３加
算回路、２０２，２０５……モジユロ３減算回
路、２０３，２０７……モジユロ３乗算回路、２
０６……モジユロ３反転回路、２０００……モジ
ユロ３回路。

Claims

【特許請求の範囲】

１ｗビツト（ｗ≧２）で表現する事ができる2^w
通りの２進値のうち、全ビツトが“１”を除くＷ
（＝2^w−１）通りの２進値は、モジユロＷのＷ通
りのコードとして定義され、全ビツト“１”は、
故障が発生した事、あるいは故障が検出された事
を示すエラーコードとして定義づけられたモジユ
ロＷ回路であつて、ｎ個のｗビツトデータA₁＝
［a₁₁、a₁₂、……、a_1w］、A₂＝［a₂₁、a₂₂、……、
a_2w］、……、A_o＝［a_o1、a_o2、……、a_ow］の入力
のうちの１つ以上が［１、１、……、１］のと
き、ｗビツトデータＣ＝［c₁、c₂、……、c_w］＝
［１、１、……、１］を出力することを特徴とす
るモジユロＷ回路。