JPS63145540A - モジュロｗ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に関し２％に演算回路等のチェ
ックに用いられるモジュロＷ回路に関する。

〔従来の技術〕

モジュロＷ回路は主に演算回路等のチェック回路として
従来より頻繁に使用されているチェック方式の１つであ
るが、チェック回路設計が容易である反面、ノクリティ
・チェ、り等の他のチェック方式に比較してエラー発生
の際の検出率及びエラー検出の際のエラー箇所指摘のた
めの分解能が低いという欠点がある。

又、モー）ユラスのＷとしてはｓ　ｗ＝＝２’　　１　
（例えば、３，７，１５．・・・）がしげしば用いられ
る。

なぜなら、モノ、口Ｗの値をＷピ、トで表現できるため
、他のモジュラスに比べ低コストで実現できるからであ
る。

以下、Ｗ＝２ｗ−１の代表として、　Ｗ＝２−１＝３を
考える。モジュロ３の３通りの値０，１．２に対し、２
ビツトデータで表現する事ができる４通りの値［ｏ、ｏ
］、Ｃｏ、ｔ）、（１，ｏ：）、（１，Ｄ　　のうちの
３通りの値を定義づける。例えば、０に対しく０．０）
、１に対しく０．１）、、２に対しく１．０：１を対応
させる。

一般にモジュロ３のチェ、りは、演算結果２から生成し
たモノユロ３の値””（”１　＋　８２　：］と入力デ
ータから生成したモジュロ３の期待値Ｂ＝（ｂｌ。

ｂ２ｗｌ　　との間で、第３図の真理値表で示すような
論理により、Ａ＝Ｈの時はｇ＝ｏ　、Ａ笑Ｂの時はＥ＝
１となるエラーデータＥを生成し、Ｅ＝１の時は故障を
検出した事を示す。

第４図は従来のモノ、口３回路によるチェ、り回路のプ
ロ、り図である。第４図において２例えば２個の２進デ
ータＸ＝［：０，１，１，０，１とＹ＝（０，１，０，
１：ｌの加算の場合、Ｘのモソユロ３の値Ａ＝〔ａｌ、
ａ、〕＝〔０，Ｏ〕　とＹのモジ、口３の値Ｂ＝（ｂｌ
−ｂｚ　］＝Ｃ１，０）との加算結果Ｃ＝Ａ＋　Ｂ　＝
　（ｌｅ　Ｏ：Ｉがモジュロ３期待値としてモノ島口３
期待値生成回路４０２で生成されデータバス４２を通っ
て一致回路４０３の１人力となる。

ｔた。ｘとＹ（７）和Ｚ＝Ｘ＋Ｙ＝Ｃ１，０，１，１）
を演算回路より入力すると、そのモジュロ３の値Ｍ＝〔
町１ｍ２〕＝〔１，０〕　がモジュロ３生成回路４０１
で生成され、データバス４１を通って一致回路４０３の
１人力となる。

一致回路４０３はデータノ母ス４１を通ってＭを。

同４２を通ってＣを入力すると、Ｍ＝、＝Ｃの時はＥ＝
Ｏ，Ｍ嫉Ｃの時はＥ＝１となるエラーデータＥを生成し
、出力する。回路の故障によってＣ）（１，０，１また
はＭ笑（１，０３となった時はＥ＝１となるから、Ｅ＝
１は故障を検出した事を示す事になる。

ここで第４図の様なチェック回路が多段接続となってい
る場合を考えてみる。つまシ前記モジュロ３生成回路４
０１の出力を、後段の演算結果のモジュロ３期待値を生
成するための１人力とじて使用する場合、モジュロ３生
成回路４０１の出力Ｍは第４図に示す様に前記一致回路
の結果に関係なく出力される。従ってこの様な回路の多
段接続によるチェック回路を使用した場合、前段の故障
検出の結果を後段の回路に反映させることができないた
め、複数のエラーを検出した様な場合には。

同一原因によるものか否かの判断が困難となる。

また前記出力Ｍが不正データである場合にも、その値は
その時の入力データおよび故障状態によって異なるため
、後段において前段で故障を検出した事を判別する事は
できない。

〔発明が解決しようとする問題点〕

一般に従来のモジュロＷ回路では、前段のチェ、り回路
の結果がその出力のモジ−口Ｗの値に反映されない上に
、後段の回路ではそのモノユロＷの値が不正か否かの判
別ができないため、演算回路のチェック回路全体で複数
のエラーを検出した場合、それらが同一原因か否かの判
断が困難であるという欠点を有する。

〔問題点を解決するための手段〕

本発明のモジュロ３回路は、Ｗピッ）（ｗ≧２）で表現
する事ができる２ｗ通りの２進化のうち、全ビットが“
１″を除（Ｗ（＝２ｗ−１）通りの２進値は、モジ、口
ＷのＷ通りのコードとして定義され。

全ビット″１１は、故障が発生した事、あるいは故障が
検出された事を示すエラーコードとして定義づけられた
モジュロＷ回路であって、ｎ個のＷビットデータＡＩ　
：′：（’１１　ｅ　Ａ１２　＃′”。＃　ａｔｗ：］
　ｌ　Ａ２　＝ＣＩ’ｌｌ曽ａ２ｉ管””＊ａｔＷ）＋
””會Ａ、＝ＣａＨｔｌａｎ２會”°−ａｎｙ）を入力
し、該ｎ個の入力データが全て同じ値のときは（’＝＝
（ｅｌ　、　Ｃ２、・・・＊　ＣＷ）＝（”１１　＊　
Ａ１２　ｔ・・・＋　ｌ　Ｉ　Ｗ　］　＝ＡＩ　　とな
り、前記ｎ個の入力データのいずれかが異なる値のとき
又はいずれかの値が（１，１，−・・、１〕のときはＣ
＝（Ｃ１ｔ　Ｃ２、・・・＊　ｅｙ　）＝（１，１，・
・・、１〕となるようなｗビットデータＣを出力するよ
うに構成されている。

〔実施例〕

次に本発明について図面を参照して説明する。

なお、以下の説明では、Ｗ＝３の場合、すなわちモジュ
ロ３回路について述べる。

第１図は本発明の一実施例の論理を示す真理値表である
。２個の２ビツトデータＡ＝（ａｌ　、　ｌＬ２　］と
Ｂ＝〔ｂｌ、ｂ２〕が、Ａ＝ＢのときＣ＝〔Ｃ１，Ｃ２
〕＝（’ｔ　ｅ　ｌＬｔ　］＝Ａとな５　、Ａ笑Ｂのと
き及びＡまたはＢ＝（１、１〕のときＣ＝Ｃｅｌｔ　Ｃ
２〕”（１ｅ　１　：１となるような２ビツトデータを
出力する。

第２図は第１図の真理値表で示した論理で構成されたモ
ジュロ３回路３０３を含む、チェ、り回路のブロック図
である。例えば２個の２進データＸ＝（０＋１．ｔ、ｏ
）とＹ＝（０，１，０，１：ｌの加算によυＸとＹと（
Ｄ和Ｚ＝Ｘ＋Ｙ＝［：１．Ｏｐｌ、１：ｌを出力する加
算回路のチェ、り回路の場合、モジュロ３期待値生成回
路３０２は、前記ＸとＹのそれぞれノモジュロ３の値Ａ
＝（ａｌ　ｔ　Ｃ２：］＝〔０＊　Ｏ：１とＢ＝（ｂｌ
−ｂｘ　：ｌ”’（１ｅ　Ｏ〕　　とを入力すると、Ａ
とＢの和Ｃ＝Ａ十Ｂ＝（ａｓ　＊ｉ　）＝（１，Ｏ〕を
モノ、口３の期待値として生成し、データフ４ス３２を
通してモノ、口３回路３０３の１人力とする。

モジュロ３生成回路３０１は、前記和の２進数２を入力
すると、２のモジュロ３の値Ｄ＝（ｄｔ　＊　ｄ２　〕
＝（１，０）を生成し、データバス３１を通してモジュ
ロ３回路３０３の１人力とする。モジュロ３回路３０３
はデータバス３１を通してＤを、データバス３２を通し
てＣを入力すると、Ｄ＝Ｃの時はＭ＝Ｄとなる２ビ、ト
データＭを出力する。

ここで、前記モジュロ３生成回路３０１に故障が発生し
てＤ＝（１，１）となった場合、前記モジュロ３期待値
・生成回路３０２に故障が発生してＣ＝（１，１）とな
った場合、演算回路部に故障が発生してＤ”ｑＣとなっ
た場合、モジュロ３回路３０３自体の故障によって出力
Ｍ＝（１，１）となった場合、のいずれの場合にも出力
Ｍ＝Ｉ：１．１）となり、出力Ｍ以前の回路に故障が発
生した事を検出し、故障を示すモノユロ３の値（１，１
）を後段のチェ、り回路に出力する事になる。後段のチ
ェ、り回路では、（１，１）以外の値を入力した時は正
常なデータであり、（１，１）の値を入力した時は故障
が検出されている事を判別する事ができる。

従来のモジュロ３回路と異なり、モジュロ３の値（１，
１，１を故障を示すデータとして扱い２通常のモジュロ
３のデータ・ぐスを用いて後段のチェック回路に伝える
ため、後段のチェック回路では。

その入力以前の回路のどこかに故障が検出されているこ
とを知ることができると共に、入力したモジ、口３の値
が不正であることが判別できるため。

チェ、り回路全体でのエラー検出時の分解能が向上し、
さらに前述のような、モジュロ３回路自体の（１，１）
の故障が検出できるため、チェ、り回路全体のエラー検
出率も向上する。

また演算回路の一部をＬＳＩ等で実現する様な場合、そ
のＬＳＩ等単体の故障検出のための評価には。

通常酸る種のテスト・ヤターンの入力に対する出力およ
びフリッグフロ、グ内の値を用いて、　ＬＳＩ等内の論
理ダートや論理パターンの検証をする。この場合ＬＳＩ
等内にモジュロ３回路を含む場合には。

テスト入力として（１，１）のケースを含まないとその
検出率が向上しないが、従来のモノ１０３回路では（１
，１：ｌに対する考慮がなされていないため、　ＬＳＩ
等の検証のためだけに（１，１）の入力に対する論理記
述が必要となり、その論理は回路構成に完全に依存する
ために非常に複雑で容易に理解しがたい記述となってし
まう。

一方本発明のモジュロ３回路に後続するモジュロ３回路
は、前段で故障検出した時の値として（１，１３に明確
な意味を持つため、　ＬＳＩ等の検証の際に回路設計時
に考慮していないケースが生じる事もなく、余分な労力
を必要としない。

なお、上述した実施例では、モジュロ３回路について述
べているが１本発明はこれに限定せず。

モジュロＷ（＝２ｗ−１）回路にも同様に適用できるの
は勿論である。

〔発明の効果〕

以上説明した様に１本発明はモジュロＷの値としては、
不正なデータ（１，１，・・・、１〕を考慮し。

〔１，１，・・・、１〕を故障検出時のモノユロＷの値
とすることによって、チェ、り゛回路自体の（１，１゜
・・・、ｌ〕の故障も検出できると共に、後段のチェッ
ク回路に、前段の故障検出を伝える事ができるため、チ
ェック回路全体の故障の検出率２分解能を向上させ、　
ＬＳＩ化等に適した構成にできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の論理を示す真理値表の図、
第２図は第１図の真理値表で示した論理で構成されたモ
ジュロ３回路３０３を含むチェ。 り回路のプロ、り図、第３図は従来のモノ、口３回路の
一致チェック回路の論理を示す真理値表の図、第４図は
第３図の真理値表で示した論理で構成された一致回路４
０３を含む従来のチェ、り回路のプロ、り図である。 記号の説明：３０１．４０１・・・モジュロ３生成回路
、３０２，４０２・・・モジュロ３期待値生成回路、３
０３・・・モジュロ３回路、４０３・・・一致回路。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、ｗビット（ｗ≧２）で表現する事ができる２＾ｗ通
   りの２進値のうち、全ビットが“１”を除くＷ（＝２＾
   ｗ−１）通りの２進値は、モジュロＷ（７）Ｗ通りのコ
   ードとして定義され、全ビット“１”は、故障が発生し
   た事、あるいは故障が検出された事を示すエラーコード
   として定義づけられたモジュロＷ回路であって、ｎ個の
   ｗビットデータＡ＿１＝〔ａ＿１＿１、ａ＿１＿２、・
   ・・、ａ＿１＿ｗ〕、Ａ＿２＝〔ａ＿２＿１、ａ＿２＿
   ２、・・・、ａ＿２＿ｗ〕、・・・、Ａ＿ｎ＝〔ａ＿ｎ
   ＿１、ａ＿ｎ＿２、・・・、ａ＿ｎ＿ｗ〕を入力し、該
   ｎ個の入力データが全て同じ値のときはＣ＝〔ｃ＿１、
   ｃ＿２、・・・、ｃ＿ｗ〕＝〔ａ＿１＿１、ａ＿１＿２
   、・・・、ａ＿１＿ｗ〕＝Ａ＿１となり、前記ｎ個の入
   力データのいずれかが異なる値のとき又はいずれかの値
   が〔１、１、・・・、１〕のときはＣ＝〔ｃ＿１、ｃ＿
   ２、・・・、ｃ＿ｗ〕＝〔１、１、・・・、１〕となる
   ようなｗビットデータＣを出力することを特徴とするモ
   ジュロＷ回路。