JP3730877B2 - エラー報告方式及びその方法 - Google Patents
エラー報告方式及びその方法 Download PDFInfo
- Publication number
- JP3730877B2 JP3730877B2 JP2001107297A JP2001107297A JP3730877B2 JP 3730877 B2 JP3730877 B2 JP 3730877B2 JP 2001107297 A JP2001107297 A JP 2001107297A JP 2001107297 A JP2001107297 A JP 2001107297A JP 3730877 B2 JP3730877 B2 JP 3730877B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- error
- independent
- detected
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の属する技術分野】
本発明は、コンピュータの内部又はコンピュータ間のインターフェースで発生したエラーを報告するエラー報告方式及びその方法に関する。
【0002】
【従来の技術】
従来のエラー報告方式は、一般的にデータ線とは別にエラー報告用の信号線を持っているが、近年LSIのピン数が増加してLSIケースが大きくなり、LSI間のインターフェイスの遅延が厳しくなる等の問題があるため、ピン数を少しでも削減することが要求されている。
【0003】
この要請に応えるために、例えば、特開平8−263453号公報(特許第2731745号)にECCコード内で特殊なコードになるようにデータを持ち回るデータ障害処理装置が開示されている。
【0004】
【発明が解決しようとする課題】
この先行技術文献に開示された装置は、全ての装置(LSI)がECC回路を有している。
【0005】
このため、データをECCチェックした時にチェック抑止パターンを検出することが出来るが、ECC回路を持つことによりハードウェア増加や論理的な遅延が増加し、動作クロックサイクル内では他の論理が組み込めなくなるという欠点がある。
【0006】
本発明はハードウェアの増加、および論理的な遅延増加を最小限に抑えた回路によりパリティ回路しか持たない装置でも既にエラーとして報告されたエラーデータで再度エラーを報告してしまうことを抑止するエラー報告方式及びその方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の第1の観点によれば、複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語についての訂正不可能エラーを検出する手段と、各情報シンボルについてのパリティを発生する手段と、前記訂正不可能エラーが検出されたときに、全ての情報シンボルについて前記パリティを反転し、前記訂正不可能エラーが検出されなかったときに、どの情報シンボルについても前記パリティを反転しない手段と、各情報シンボルに、前記訂正不可能エラーが検出されたときに反転され、前記訂正不可能エラーが検出されなかったときに反転されなかった前記パリティを付加する手段と、を備えることを特徴とするエラー報告方式が提供される。
【0008】
本発明の第2の観点によれば、複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語の各情報シンボルと各情報シンボルに付されたパリティを基に、各情報シンボル毎に該情報シンボルにパリティエラーが発生する事象である独立パリティエラーを検出する手段と、前記符号語の全ての情報シンボルと該全ての情報シンボルに付されたパリティを基に、全ての情報シンボルについてパリティエラーが発生する事象である全パリティエラーを検出する手段と、各情報シンボルについて、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記独立パリティエラーを出力し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記独立パリティエラーを出力しない手段と、を備えることを特徴とするエラー報告方式が提供される。
【0009】
本発明の第2の観点によるエラー報告方式は、各情報シンボルについての新たなパリティを発生する手段と、各情報シンボルについて、前記独立パリティエラーが発生していない場合に、前記新たなパリティを反転せず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記新たなパリティを反転し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記新たなパリティを反転しない手段と、各情報シンボルに、前記独立パリティエラーが発生していない場合に、反転されず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、反転され、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、反転されなかった前記新たなパリティを付加する手段と、を更に備えていてもよい。
【0010】
本発明の第3の観点によれば、回路が、複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語についての訂正不可能エラーを検出するステップと、回路が、各情報シンボルについてのパリティを発生するステップと、回路が、前記訂正不可能エラーが検出されたときに、全ての情報シンボルについて前記パリティを反転し、前記訂正不可能エラーが検出されなかったときに、どの情報シンボルについても前記パリティを反転しないステップと、回路が、各情報シンボルに、前記訂正不可能エラーが検出されたときに反転され、前記訂正不可能エラーが検出されなかったときに反転されなかった前記パリティを付加するステップと、を有することを特徴とするエラー報告方法が提供される。
【0011】
本発明の第4の観点によれば、回路が、複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語の各情報シンボルと各情報シンボルに付されたパリティを基に、各情報シンボル毎に該情報シンボルにパリティエラーが発生する事象である独立パリティエラーを検出するステップと、回路が、前記符号語の全ての情報シンボルと該全ての情報シンボルに付されたパリティを基に、全ての情報シンボルについてパリティエラーが発生する事象である全パリティエラーを検出するステップと、回路が、各情報シンボルについて、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記独立パリティエラーを出力し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記独立パリティエラーを出力しないステップと、を有することを特徴とするエラー報告方法が提供される。
【0012】
本発明の第4の観点によるエラー報告方法は、各情報シンボルについての新たなパリティを発生するステップと、各情報シンボルについて、前記独立パリティエラーが発生していない場合に、前記新たなパリティを反転せず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記新たなパリティを反転し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記新たなパリティを反転しないステップと、各情報シンボルに、前記独立パリティエラーが発生していない場合に、反転されず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、反転され、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、反転されなかった前記新たなパリティを付加するステップと、を更に有していてもよい。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【0014】
図1は本発明の実施形態によるエラー報告方式の構成を示す。
【0015】
図1を参照すると、本発明の実施形態によるエラー報告方式は、データECC管理装置100とデータパリティ管理装置200に分かれる。データECC管理装置100は、データエラーをECCにより訂正又は検出する機能を有する装置であり、データパリティ管理装置200はデータエラーをECCにより訂正する機能を有さず、データエラーをパリティにより検出する機能を有する。
【0016】
データECC管理装置100は、データレジスタ111、ECCレジスタ112、データレジスタ113、エラーフラグレジスタ114、I/Oデータレジスタ115、パリティレジスタ116、インバータ117、スイッチ118、エラー訂正・検出回路121を備える。
【0017】
データレジスタ111は、誤り訂正符号語を構成する情報シンボルである情報バイト(1又は複数シンボル(バイト))を格納する。ECCレジスタ112は、データレジスタ111に格納された情報バイトに対応する検査シンボルである検査バイト(1又は複数シンボル(バイト))を格納する。なお、例えば、情報バイトのバイト数は8バイトであり検査バイトのバイト数は1バイトである。
【0018】
エラー訂正検出回路121は、データレジスタ111に格納されている情報バイト及びECCレジスタ112に格納されている検査バイトより構成される符号語の誤りを訂正し、誤りを訂正出来ないときには検出する。また、エラー訂正検出回路121は、誤りが無いとき又は誤りを訂正出来たときには、LOWレベルとなり、誤りを訂正出来ないときには、HIGHレベルとなる訂正不可能エラー検出信号120を出力する。なお、訂正不可能エラー検出信号120は1つの誤り訂正符号に対して1つ発生する。
【0019】
データレジスタ113は、エラー訂正・検出回路121で可能ならば誤りが訂正された符号語を構成する各情報バイトを格納する。エラーフラグレジスタ114は、訂正不可能エラー検出信号120を格納する。
【0020】
パリティ生成器122は、データレジスタ113に格納された各情報バイトについて、パリティを生成する。インバータ117はパリティ生成器112が生成したパリティを反転する。スイッチ118は、エラーフラグレジスタ114に格納された訂正不可能エラー検出信号の値がLOWであれば、パリティ生成器122が生成したパリティを選択し、エラーフラグレジスタ114に格納された訂正不可能エラー検出信号の値がHIGHであれば、パリティ生成器122が生成し、インバータ117が反転したパリティを選択して、出力する。
【0021】
なお、パリティ生成器122が発生するパリティは、本来的には、装置間インターフェース300で発生した伝送エラーをデータパリティ管理装置200が検出するために使用される。但し、本発明に従って、訂正不可能エラーが検出されたときに、全ての情報バイトについてのパリティを反転することにより、パリティは、訂正不可能エラーがデータECC管理装置100で発生したことをデータパリティ管理装置200が検出するために使用される。
【0022】
I/Oデータレジスタ115は、データレジスタ113に格納されていた情報バイト115を格納し、I/Oパリティレジスタ116は、スイッチ118が出力したパリティを格納する。これらのレジスタ115、116に格納された情報バイト及びパリティは装置間インタフェース300を介してデータパリティ管理装置200に出力される。
【0023】
データパリティ管理装置200は、I/Oデータレジスタ211、I/Oパリティレジスタ212、データレジスタ213、パリティレジスタ214、エラー報告レジスタ215、独立パリティエラー検出回路221、全パリティエラー検出回路222、エラー報告抑止回路223、パリティ生成器224、エラー報告レジスタ215、片入力反転2入力論理積回路216、インバータ217、スイッチ218を備える。
【0024】
I/Oデータレジスタ211は、装置間インタフェース300を介してデータECC管理装置100から入力した各情報バイトを格納する。I/Oパリティレジスタ212は、装置間インタフェース300を介してデータECC管理装置100から入力したパリティを格納する。
【0025】
独立パリティエラー検出回路221は、各情報バイトとそれに付されたパリティを基に、各情報バイトに誤りがあるか否かを検出し、検出の結果を独立パリティエラーとして出力する。
【0026】
全パリティエラー検出回路222は、符号語を構成する全ての情報バイトとそれらに付されたパリティを基に、全ての情報バイトについて誤りがあるか否かを検出し、検出の結果を全パリティエラーとして出力する。従って、エラー訂正検出回路121で訂正不可能な誤りが検出されたときには、全パリティエラーが検出される。
【0027】
エラー報告抑止回路223は、各情報バイトについての独立パリティエラーと、符号語を構成する全情報バイトについての全パリティエラーを入力し、これらのパリティエラーを基に、エラー信号を発生する。エラー報告抑止回路223は、全パリティエラーが発生しているときには、各情報バイトについて独立パリティが発生していてもエラー報告レジスタ215に出力するエラー信号をアクティブにしない。また、エラー報告抑止回路223は、全パリティエラーが発生していないときには、各情報バイトについての独立パリティをそのままエラー報告レジスタ215に出力するエラー信号とする。
【0028】
論理積回路216の出力は、独立パリティエラーが発生し、全パリティエラーが発生していないときにのみHIGHとなり、その他の場合はLOWになる。従って、論理積回路216の出力は、独立エラーが発生していないとき及び全パリティエラーが発生しているときには、LOWになる。
【0029】
パリティ生成器224は、I/Oデータレジスタ211に格納された各情報バイトを基に新たなパリティを生成する。
【0030】
インバータ217は、パリティ生成器224が生成したパリティを反転する。スイッチ218は、論理積回路216の出力がHIGHであるときに、パリティ生成器224から生成され、インバータ217が反転したパリティを選択し、論理積回路216の出力がLOWであるときに、パリティ生成器224から生成され、インバータ217により反転されていないパリティを選択してパリティレジスタ214に出力する。
【0031】
データレジスタ213は、I/Oデータレジスタ211が格納した各情報バイトを格納する。パリティレジスタ214は、スイッチ218が出力したパリティを格納する。
【0032】
次に、図2を参照してデータECC管理装置100の動作について説明する。
【0033】
まず、エラー訂正・検出回路121は、誤り訂正を行う(S301)。次に、エラー訂正・検出回路121は、誤りが検出されなかったか、誤りがありそれを訂正が出来たか、又は誤りがありそれを訂正出来なかったかを判断する(S302)。
【0034】
S302で、誤りが検出されなかったこと、又は、誤りがありそれを訂正出来たことが判断されたならば、エラー訂正・検出回路121は、訂正不可能エラー検出信号120をLOWにし(S303)、パリティ生成器122は、データレジスタ113に格納されている各情報バイトに対するパリティを生成し(S304)、I/Oデータレジスタ115及びI/Oパリティレジスタ116は、データとパリティを出力する(S305)。
【0035】
一方、S302で、誤りがありそれを訂正出来なかったことが判断されたならば、エラー訂正・検出回路121は、訂正不可能エラー検出信号120をHIGHにし(S306)、パリティ生成器122は、データレジスタ113に格納されている各情報バイトに対するパリティを生成し(S307)、インバータ117は各パリティを反転し(S308)、I/Oデータレジスタ115及びI/Oパリティレジスタ116は、データとパリティを出力する(S309)。
【0036】
次に、図3を参照して、データパリティ管理装置200の動作について説明する。
【0037】
まず、I/Oデータレジスタ211及びI/Oパリティレジスタ212は、データとパリティをデータ管理装置100から入力する。次に、エラー報告抑止回路223及び論理積回路216は、独立パリティエラーが検出されていないか、独立パリティエラーが検出され且つ全パリティエラーが検出されていないか、又は、全パリティエラーが検出されているかを判断する(S402)。
【0038】
S402で、独立パリティエラーが検出され且つ全パリティエラーが検出されていないことが判断されたならば、エラー報告抑止回路223は、HIGHのエラー信号をエラー報告レジスタ215に出力し、スイッチ218は、パリティ生成器224で生成され、さらにインバータ217により反転されたパリティを選択し、パリティレジスタ214に出力する。
【0039】
一方、S402で、独立パリティエラーが検出されていないこと、又は、全パリティエラーが検出されていることが判断されたならば、エラー報告抑止回路223は、LOWのエラー信号をエラー報告レジスタ215に出力し、スイッチ218は、パリティ生成器224で生成され、インバータ217により反転されないパリティを選択し、パリティレジスタ214に出力する。
【0040】
【発明の効果】
以上説明したように、本発明によれば、データECC管理装置100でエラー訂正検出回路121で訂正出来ないエラーが発生しても、エラー報告レジスタ215には、アクティブなエラー信号が発生しない。従って、データECC管理装置100で検出したエラーを再度データパリティ管理装置200で再度報告することを避けることが出来る。また、エラー報告レジスタに格納されるエラー信号は、データECC管理装置100で発生した誤りを示すことが無く、装置間インタフェース300で発生した伝送誤りのみを示すことになるので、エラー報告レジスタ215のエラー信号は、装置間インターフェース管理装置200が関与するエラーのみを示すことになる。
【0041】
また、独立パリティエラーが発生し、全パリティエラーが発生していないときにのみ、パリティ生成器224で生成されたパリティが反転されてパリティレジスタ214に入力されるようにしたので、パリティエラーが発生していないとき及び全パリティエラーが発生しているときにのみ、データレジスタ213に格納された情報バイトとパリティレジスタ214に格納されたパリティが整合する。一方、独立パリティエラーが発生し全パリティエラーが発生していないきには、データレジスタ213に格納された情報バイトとパリティレジスタ214に格納されたパリティが不整合となるので、その不整合により、伝送路でエラーが発生したことを示すことが出来る。
【0042】
従って、既にエラーを報告したデータに対して再度エラーを報告することを抑止することにより、障害発生装置の切り分けが容易に出来る。これにより交換すべき装置の特定が出来、無駄な装置の交換を抑止出来るという効果がある。
【0043】
また、全てのパリティをエラーさせた状態で転送しているときに、インターフェイス上でパリティエラーが発生しても受け側の装置で全パリティエラーにならないため、別のエラーとしてエラー報告が可能である。このとき、データの全パリティエラーが同時に発生することが考えられるが、一般的にデータは数バイト単位で管理され、パリティは1バイトに1パリティ付加されている。よって、データの幅を8バイトや16バイト等の大きな単位で扱うとパリティの数が増えるため、全パリティが同時に故障することを抑えることが出来る。
【0044】
さらには、上記の実施形態では、装置間のインターフェイスは1:1接続となっているが、装置間のインターフェイスがバス接続で1:n接続の場合にも使用出来る。
【0045】
また、上記の実施形態では、ECCチェック回路を持つ装置とパリティチェック回路のみを持つ装置間のインターフェイスについて記述しているが、パリティチェック回路のみを持つ装置間でも同様の回路にて、エラー報告済みのデータであることを報告出来る。
【0046】
しかも、エラー報告をデータとパリティのみで転送しているので、エラー専用線を設けていた装置に比べ、ピンを削減出来るという効果もある。
【図面の簡単な説明】
【図1】本発明の実施形態によるエラー報告方式の構成を示すブロック図である。
【図2】図1に示すデータECC管理装置の動作を示すフローチャートである。
【図3】図1に示すデータパリティ管理装置の動作をしめすフローチャートである。
【符号の説明】
100 データECC管理装置
111 データレジスタ
112 ECCレジスタ
113 データレジスタ
114 エラーフラグレジスタ
115 I/Oデータレジスタ
116 パリティレジスタ
117 インバータ
118 スイッチ
120 訂正不可能エラー検出信号
121 エラー訂正・検出回路
122 パリティ生成器
200 データパリティ管理装置
211 I/Oデータレジスタ
212 I/Oパリティレジスタ
213 データレジスタ
214 パリティレジスタ
215 エラー報告レジスタ
216 片入力反転2入力論理積回路
217 インバータ
218 スイッチ
221 独立パリティ検出回路
222 全パリティ検出回路
223 エラー報告抑止回路
Claims (6)
- 複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語についての訂正不可能エラーを検出する手段と、
各情報シンボルについてのパリティを発生する手段と、
前記訂正不可能エラーが検出されたときに、全ての情報シンボルについて前記パリティを反転し、前記訂正不可能エラーが検出されなかったときに、どの情報シンボルについても前記パリティを反転しない手段と、
各情報シンボルに、前記訂正不可能エラーが検出されたときに反転され、前記訂正不可能エラーが検出されなかったときに反転されなかった前記パリティを付加する手段と、
を備えることを特徴とするエラー報告方式。 - 複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語の各情報シンボルと各情報シンボルに付されたパリティを基に、各情報シンボル毎に該情報シンボルにパリティエラーが発生する事象である独立パリティエラーを検出する手段と、
前記符号語の全ての情報シンボルと該全ての情報シンボルに付されたパリティを基に、全ての情報シンボルについてパリティエラーが発生する事象である全パリティエラーを検出する手段と、
各情報シンボルについて、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記独立パリティエラーを出力し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記独立パリティエラーを出力しない手段と、
を備えることを特徴とするエラー報告方式。 - 請求項2に記載のエラー報告方式において、
各情報シンボルについての新たなパリティを発生する手段と、
各情報シンボルについて、前記独立パリティエラーが発生していない場合に、前記新たなパリティを反転せず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記新たなパリティを反転し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記新たなパリティを反転しない手段と、
各情報シンボルに、前記独立パリティエラーが発生していない場合に、反転されず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、反転され、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、反転されなかった前記新たなパリティを付加する手段と、
を更に備えることを特徴とするエラー報告方式。 - 回路が、複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語についての訂正不可能エラーを検出するステップと、
回路が、各情報シンボルについてのパリティを発生するステップと、
回路が、前記訂正不可能エラーが検出されたときに、全ての情報シンボルについて前記パリティを反転し、前記訂正不可能エラーが検出されなかったときに、どの情報シンボルについても前記パリティを反転しないステップと、
回路が、各情報シンボルに、前記訂正不可能エラーが検出されたときに反転され、前記訂正不可能エラーが検出されなかったときに反転されなかった前記パリティを付加するステップと、
を有することを特徴とするエラー報告方法。 - 回路が、複数の情報シンボルと該複数の情報シンボルに付される検査シンボルより成る符号語の各情報シンボルと各情報シンボルに付されたパリティを基に、各情報シンボル毎に該情報シンボルにパリティエラーが発生する事象である独立パリティエラーを検出するステップと、
回路が、前記符号語の全ての情報シンボルと該全ての情報シンボルに付されたパリティを基に、全ての情報シンボルについてパリティエラーが発生する事象である全パリティエラーを検出するステップと、
回路が、各情報シンボルについて、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記独立パリティエラーを出力し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記独立パリティエラーを出力しないステップと、
を有することを特徴とするエラー報告方法。 - 請求項5に記載のエラー報告方法において、
回路が、各情報シンボルについての新たなパリティを発生するステップと、
回路が、各情報シンボルについて、前記独立パリティエラーが発生していない場合に、前記新たなパリティを反転せず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、前記新たなパリティを反転し、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、前記新たなパリティを反転しないステップと、
回路が、各情報シンボルに、前記独立パリティエラーが発生していない場合に、反転されず、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていなければ、反転され、前記独立パリティエラーが発生している場合に、前記全パリティエラーが検出されていれば、反転されなかった前記新たなパリティを付加するステップと、
を更に有することを特徴とするエラー報告方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001107297A JP3730877B2 (ja) | 2001-04-05 | 2001-04-05 | エラー報告方式及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001107297A JP3730877B2 (ja) | 2001-04-05 | 2001-04-05 | エラー報告方式及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002304306A JP2002304306A (ja) | 2002-10-18 |
JP3730877B2 true JP3730877B2 (ja) | 2006-01-05 |
Family
ID=18959635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001107297A Expired - Fee Related JP3730877B2 (ja) | 2001-04-05 | 2001-04-05 | エラー報告方式及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3730877B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097040A1 (ja) | 2006-02-27 | 2007-08-30 | Fujitsu Limited | 情報処理装置の制御方法、情報処理装置 |
-
2001
- 2001-04-05 JP JP2001107297A patent/JP3730877B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002304306A (ja) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2512666B2 (ja) | 誤り検査/訂正機能を有するコンピュ―タ・システム | |
JP6050083B2 (ja) | 半導体装置 | |
EP1725941B1 (en) | Data communication module providing fault tolerance and increased stability | |
JP4899556B2 (ja) | 半導体集積回路 | |
US5477551A (en) | Apparatus and method for optimal error correcting code to parity conversion | |
US8090976B2 (en) | Error correction for digital systems | |
US5331645A (en) | Expandable digital error detection and correction device | |
US20070283229A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code | |
US7509559B2 (en) | Apparatus and method for parity generation in a data-packing device | |
JPH0375834A (ja) | パリティの置換装置及び方法 | |
JP3730877B2 (ja) | エラー報告方式及びその方法 | |
CN109753454B (zh) | 半导体装置以及包含半导体装置的半导体系统 | |
US11934263B2 (en) | Parity protected memory blocks merged with error correction code (ECC) protected blocks in a codeword for increased memory utilization | |
JPH10312340A (ja) | 半導体記憶装置におけるエラー検出,訂正方式 | |
JPH07200419A (ja) | バスインタフェース装置 | |
US20020013929A1 (en) | Error correction for system interconnects | |
US6711712B2 (en) | Method and apparatus for error detection/correction | |
US8190972B2 (en) | Error checking and correction overlap ranges | |
US9542266B2 (en) | Semiconductor integrated circuit and method of processing in semiconductor integrated circuit | |
US6990507B2 (en) | Parity prediction for arithmetic increment function | |
US20100223527A1 (en) | Data protection circuit, data protection method, and data processing apparatus | |
JPH1165944A (ja) | データ誤り検出装置 | |
JPH02189665A (ja) | バス方式 | |
JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
JP3897172B2 (ja) | 回路における障害回避方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |