JPS63145539A - モジュロｗ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ処理装置に関し、特に演算回路等のチェ
ックに用いられるモノ４口Ｗ回路に関する。

［従来の技術］ モノエコ３回路は、主に演算回路等のチェック回路とし
て従来より頻繁に使用されているチェック回路の１つで
あるが、チェック回路設計が容易である反面、ノヤリテ
ィ・チェック等の他のチェック回路に比較して、エラー
発生の際の検出率及びエラー検出の際のエラー箇所指摘
のだめの分解能が低いという欠点がある。

又、モジュラスのＷとしては、Ｗ＝２ｗ−１（例えば、
３．７，１５．・・・）がしばしば用いられる。なぜな
ら、モジュロＷの値をＷビットで表現できるため、他の
モノユラスに比べ低コストで実現できるからである。

以下、Ｗ＝２ｗ−１０代表として、Ｗ＝２２−１＝３　
を考える。モジュロ３の３通りの値０，１．２に対し。

２ビツトデータで表現する事ができる４通りの値［０，
０］、［０，１］、［１，０］、［１，１］のうちの３
通りの値を定義づける。例えば、Ｏに対し［０，０］。

１に対し［０，１］　、２に対し［１，０］を対応させ
る。

第３図は従来のモジュロ３回路の真理値表の一例を示す
図であり、（ａ）は加算回路、（ｂ）は減算回路。

（ｃ）は乗算回路、（ｄ）は反転回路に関するものであ
る。

（ａ）図の真理唾表について説明すると９例えば２個の
２進データＸ＝［０，１，１，０コとＹ＝［０，１，０
゜１］の加算の場合、Ｘのモジュロ３の値Ａ　＝［ａ　
１　＊ＩＬ２　］　＝［０、Ｏ］とＹのモジュロ３の値
Ｂ＝［ｂ、、ｂ２］＝［１，０］　との加算結果Ｃ＝Ａ
＋Ｂ＝［１，Ｏコをモジュロ３期待値とし、ＸとＹ（７
）和Ｚ＝Ｘ＋Ｙ＝［１，０゜１．１］のモジュロ３の値
Ｄ＝［１，Ｏ］と前記期待値Ｃ＝［１，Ｏ］との一部チ
ェックを行なう。演算回路の故障により前記モジュロ３
の値りまたはチェック回路の故障により前記モジュロ３
の値Ｃが違う値を示している時は、上記一致チェックに
よってエラーフラグが点灯する。

ここでモジュロ３とは、データの示す数値を３で割った
余りであるから、（）内を１０進値とすると、上記Ｘの
モジュロ３の値Ａは、［０，１，０，１コ／（３）　＝
　（６）　／　（３）　＝　（２）あまり（０）により
、　Ａ＝（０）＝　［０、Ｏコとなり、同様に上記Ｂ、
Ｄも、　［０，１，０，１］／（３）＝（５）／（３）
　＝　（１）あまり（２）　、　　［１，ｏ、１．ｔ］
　／（３）＝　（１１）／（３）　＝　（３）あまり（
２）により、　Ｂ　＝（２）＝　［１、０］　、　ｏ＝
（２）＝［１，ｏ］となるため、モジュロ３生成回路は
上記数式に合致する様に論理構成され、任意のデータの
モジュロ３の値として［１，１］は存在しない。この理
由により、従来のモジュロ３回路においては［１，１］
の入力に対する出力は不定とされ、モジュロ３回路の簡
単化等のために使用している。このため。

［１，１］の入力に対する出力は論理的な意味をもたず
、その回路構成に依存する。なお図で一部は任意の値を
、☆印は不定を意味する。

従ってモジュロ３回路自体の故障によって［１，１］の
・やターンが生じた場合、その故障を検出する事は困難
であり、さらに演算回路上の故障によって演算結果が不
正となった場合も、そのモジュロ３の値が上記［１，１
］に対する出力と同じ値の場合には、その故障は検出さ
れず、そのチェック回路の検出率は極端に低下するばか
りでなく、それより下段のチェック回路においてエラー
フラグが点灯した時には、その故障箇所の指摘に誤りを
生ずる要因となる。

また演算回路の一部をＬＳＩ等で実現する様な場合その
ＬＳＩ等単体の故障検出のための評価には。

通常ある種のテスト・母ターンの入力に対する出力およ
びフリソゲフロッグ内の値を用いて、ＬＳＩ等内の論理
ダートや論理・母ターンの検証をする。

ＬＳＩ内にモジュロ３回路を含む場合には、テスト入力
として［１，１］のケースを含まないとその検出率が向
上しないため、演算回路全体としては論理的に全く無意
味とされる［１．１］の入力に対しても論理の記述が必
要となり、その論理は回路構成に完全に依存するために
非常に複雑で、容易に理解しがたい記述となってしまう
。

一方モノユロ３を用いたチェック回路としては。

前述の様にモノ−口３の期待値と実際の演算結果から生
成されるモゾーロ３の値とを一部チェックするため、検
出率を向上させるためには、演算回路各部の期待値を生
成し、その個々にエラーフラグを設定する必要があり・
・−ドウエア量の増加が大きいと共にその中の複数のエ
ラーフラグが点灯した時には、その原因が同じ故障によ
るものか否かの判別が困難である。

［発明が解決しようとする問題点コ 一般に従来のモジュロＷ回路では２進値［１，１゜・・
・、１コに対する考慮がされていないため、モジュロＷ
回路としての故障の検出率２分解能を低くシ。

かつその検出率９分解能の向上のためには、）・−ドウ
エア量の増加が大きいという欠点を有する。

さらに近年のＬＳＩ化等に伴うチェック回路の検証の際
には、論理的に無意味とされる２進値［１，１゜・・・
、１］の考慮が必要となるため、　ＬＳＩ等の設計時に
［１，１，・・・、１］を考慮しない事が逆に設計効率
向上の妨げとなっているという欠点がある。

［問題点を解決するための手段］ 本発明のモジュロＷ回路は、Ｗピノ）（ｗ≧２）で表現
する事ができる２ｗ通りの２進値のうち、全ビットが“
１”を除く　Ｗ（＝２ｗ−１）通りの２進値は。

モジュロＷＯＷ通りのコードとして定義され、全ビット
″″１”は、故障が発生した事、あるいは故障が検出さ
れた事を示すエラーコードとして定義づけられたモジュ
ロＷ回路であって、ｎ個のＷビットデータＡＩ　＝［ａ
、１ｔａ１２　ｒ・・・ｒ　ａｌ、］　ｒ　Ａ２　＝［
Ｃ２１＋１１２２　＋・・・＋　”２ｗ］　ｌ・・・、
Ａｎ＝［ａｎ４．ａｎ２．・・・”ｎＷ］の入力のうち
の１つ以上が［１，１，・・・、１］のとき、Ｗビット
データＣ＝［ｅ　１　＋　ｅ　２　＋　”・＊　ｅＷコ
＝［１，１，・、１］を出力するように構成されている
。

［実施例］ 次に本発明について図面を参照して説明する。

なお、以下の説明では、Ｗ＝３の場合、すなわちモジュ
ロ３回路について述べる。

第１図は本発明の実施例の論理を示す真理値表である。

（ａ）図は加算回路、（ｂ）図は減算回路、（Ｃ）図は
乗算回路、（ｄ）図は反転回路に対応した。それぞれモ
ジュロ３加算、モジュロ３減算、モジュロ３乗算、モジ
ーロ３反転回路の真理値表である。

以下の説明において、田はモジーロ３加に、Ｅｌはモジ
１０３減算または反転９口は上２１１３乗算を示す。

（ａ）図の加算回路の例について説明する。任意の２個
の２進数ＸとＹの和２を求める加算回路のチェック回路
において、入力２進数Ｘのモジュロ３の値をＡ”［ａｌ
　＋８２　］　ｒ入力２進数Ｙのモジ−口３の値をｎ＝
［ｂ、　、ｂ２］とすると、２進数ＸとＹの入力によっ
て加算結果の２進数２のモジュロ３の値としての期待値
Ｃ＝［ＣＩ　＋　５２　］を準備する。例えば。

Ａ＝［０，１コ、Ｂ　＝　［１，０］の時は（ａ）図の
真理値表よりＣ＝［０，０］となる。一方、２進数Ｘと
Ｙを入力した加算回路はＸとＹとの和ｚ＝ｘ＋ｙを出力
する。

チェック回路は和の２進数２を入力し、２のモジュロ３
の値Ｄ＝［ｄ４．ｄ２コを求め、前記モジュロ３の期待
値Ｃ＝［Ｃ４，Ｃ２］と一致チェックをする。

Ｄ＝Ｃ（すなわちｄ＝ｅ　かつｄ２＝ｃ２）ならば正常
。

Ｄ（Ｃならば故障を検出した事を示し、エラーフラグを
点灯する。

以上は従来のモジーロ３回路と同等であるが。

本発明の特徴はモジ−口３の値として［１，１］を考慮
した事にある。もし、前記２進数Ｘよりモジ−口３の値
Ａ＝［ａｌ、Ｃ２］を生成する回路自体の故障によって
Ａ＝［１，１］となった場合、（ａ）図の真理値表に示
す様に期待値Ｃ＝［ｃｌ、ｃ２］＝［１，１コとなる。

前記２進数Ｙ側の故障についても同様である。つまり期
待値Ｃが［１，１］となるのは３ケース存在し、１つは
前記Ａ＝［１，１１の場合、他の１つは前記Ｂ＝［１，
１］の場合、そしてモジュロ３の加算回路の故障によっ
てＣ＝［１，１］となる場合である。

一方前記和の２進数Ｚのモジ−口３の値りについても同
様に故障によってＤ＝［１，ｔ］となる場合が考えられ
る。従って加算回路の故障検出はＤＮＣの場合の他にＤ
またはＣが［１，１］の場合が加わり、故障検出率が向
上する。

第１図を用いて説明した実施例は加算、減算。

乗算または反転の様な単一機能の場合であったが。

これらの機能を組み合わせる事によって、より複雑な演
算回路のチェックに用いるためのモジュロ３回路を構成
できる。

第２図は第１図の真理値表で示した各回路を組み合わせ
たモジーロ３回路の一例を示すブロック図である。第２
図において、モジュロ３回路２０００は６個の２進数Ｘ
、Ｙ、Ｚ、Ｒ，Ｓ、Ｔ（７）入力に対し、Ｐ＝−（Ｘ＋
Ｙ＋Ｚ−Ｒ）、Ｑ＝（Ｘ＋Ｙ−８−Ｔ）−（Ｘ＋Ｙ＋Ｚ
−Ｒ）となる２個の２進数Ｐ、Ｑを出力する演算回路に
対応して、Ｘ、′Ｙ、Ｚ、Ｒ，Ｓ、Ｔのそれぞれのモジ
ュロ３の値Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆを入力し、Ｌ＝日（
Ａ田Ｂ田Ｃ日Ｄ）、Ｍ＝（Ａ田Ｂ日Ｅ口Ｆ　）Ｅｌ（Ａ
田Ｂ田ＣＥＩＤ　）となる２個のモジュロ３の値り、Ｍ
を出力する。

モジュロ３回路２０００は、６個のモジュロ３の値Ａ、
Ｂ、Ｃ，Ｄ、Ｅ、Ｆを入力すると、Ａ、Ｂはモジュロ３
加算回路２０１に、Ｃ，Ｄはモジュロ３減算回路２０２
に、Ｅ、Ｆはモジュロ３乗算回路に分配し、それぞれの
入力とする。

モジュロ３加算回路２０１は、前記Ａ、Ｂを入力すると
、第１図（、）の真理値表に示すような論理によりＡ田
Ｂを示すモジ−口３の値を生成し、データ・ぜス２１を
通して出力し、モジュロ３加算回路２０４．モソユロ３
減算回路２０５の１入力とする。

モジーロ３減算回路２０２は、前記Ｃ，Ｄを入力すると
第１図（ｂ）の真理値表に示すような論理によりＣＥＩ
Ｄを示すモジュロ３の値を生成し、データ／Ｊ？ス２２
を通して出力し、モジュロ３加算回路２０４の１人力と
する。

モジュロ３乗算回路２０３は、前記Ｅ、Ｆを入力すると
第１図（ｃ）の真理値表に示すような論理によりＥＥ］
Ｆを示すモジュロ３の値を生成し、データバス２３を通
して出力し、モジュロ３回路２０５の１人力とする。

同様にモジュロ３加算回路２０４．モノーロ３減算回路
２０５．モジュロ３反転回路２０６．モジュロ３乗算回
路はそれぞれ、第１図の（ａ）　、　（ｂ）　。

（ｄ）　、　（ｃ）の論理により、Ａ田Ｂ　、Ｃ９Ｄの
入力に対し、Ａ田Ｂ　９０日りを、Ａ田Ｂ、Ｅ口Ｆの入
力に対し、Ａ［ｉ］Ｂ［３Ｅ［］Ｆを、ＡＧＢ田Ｃ巳り
の入力に対し９日（Ａ［１ＥＩＢ田Ｃ［］Ｄ）を、へ田
Ｂ田Ｃ日Ｄ　、　Ａ［ＥＥｌＢ日Ｅ［］Ｆの入力Ｋ　対
し　（Ａ［ＥｌＢＥＩＥＥＩＦ　）Ｅｌ（Ａ田Ｂ［ＥＩ
Ｃ日Ｄ）を生成し、データバス２４゜２５．２６．２７
を通してそれぞれ出力する。

上述した各七ノーロ３回路の動作により、モジュロ３回
路２０００は、前記６個の入力Ａ、Ｂ、Ｃ。

Ｄ、Ｅ、Ｆに対し、Ｌ−日（ＡＪｉＥＩＢ国Ｃ日Ｄ）。

Ｍ＝　（Ａ［Ｅ］ＢＥＥ口Ｆ）口（Ａ田Ｂ田Ｃ［］Ｄご
となる２個の七ノーロ３の値り、Ｍを出力する。

ここで２回路の故障によりモジュロ３回路２０００内に
モソユロ３の値として［１，１］が生成されたとき、ま
たは前記６個の入力Ａ、Ｂ、Ｃ，Ｄ、Ｅ。

Ｆのいずれかが［１，１］となって入力されたときは、
前記出力り、Ｍのいずれか、または両方が［１，１］と
なって出力される。

第１の例として、前記モジュロ３演算回路２０５または
データバス２５に故障が生じ、これを通して前記モジュ
ロ３乗算回路２０７に［１，１］が入力された場合、第
１図（ｃ）の論理によりモジーロ３乗算回路２０７の出
力Ｍは［１，１］となり２Ｍは不正データであり９Ｍに
至るまでのどこかに故障が生じた事が明示される。

第２の例として、前記入力りが、不正データ［１，１］
として入力されると、前記モジュロ３減算回路２０２の
出力がデータバス２２を通り、前記モノーロ３加算回路
２０４から２４を通って。

前記モジュロ３反転回路２０６から２６を通って出力り
が［１，１］となり、前記モジーロ３乗算回路２０７か
ら２７を通って出力Ｍが［ｌ、１］となり、Ｌ、Ｍは不
正データであり、Ｌ、Ｍに至るまでのどこかに故障が生
じた事が明示される。

従来のモノーロ３回路の場合は［１，１］に対する考慮
がされていないため９回路の途中に上述した第１．第２
の例の様な故障が生じた場合、前記り、Ｍの値は他の入
力及び回路構成等に依存するため、不正データか否かの
判断が困難であり、検出されない場合も生じてくる。ま
た故障箇所を指摘する際も、途中の不正データの値の判
断が困難”なためにその分解能は非常に低くなってしま
う。

−力木実施例の場合、不正データは［１，１１という値
で判断することが容易なため、故障の検出率も高く、か
つ［１，１］の値が通ったパスの値は全て［１，１］で
あるから、その［１，１］の値の原因となっている故障
箇所もさがしゃすく１分解能も高くなる。

また従来のモノ１０３回路と異なシ、入力として［１，
１］を考慮し、かつ出力の［１，１］も論理的に意味の
ある値のため２例えば前記モジュロ３回路２０００をＬ
ＳＩ等で実現した場合、その論理検証の際に回路設計時
に考慮していないケースが生じる事もな（、ＬＳＩ等単
体の論理検証のみのための余分な労力を必要とせず、設
計効率に支障を来さない。

なお、上述した実施例では、モノーロ３回路について述
べているが９本発明はこれに限定せず。

モジ−口Ｗ　（＝２ｗ−１）回路にも同様に適用できる
のは勿論である。

［発明の効果］ 以上説明したように本発明は、モノユロＷの値としでは
不正なデータ［１，１，・・・、１］を考慮し。

入力データの中に［１，１，・・・、１コが存在すると
その出力に［１，１，・・・、１コを伝搬させる様に構
成する事により、故障の検出率２分解能を向上させ。

さらにＬＳＩ化等に適した構成にできるという効果があ
る。

【図面の簡単な説明】

第１図は２本発明の実施例の論理を示す真理値表の図、
第２図は第１図の真理値表で示した各回路を組み合わせ
たモノユａ３回路の一例を示すブロック図、第３図は従
来の回路の真理衣を示す図である。 記号の説明： ２０１．２０４・・・モジュロ３加算回路、２０２゜２
０５・・・モノ二〇３減算回路、２０３．２０７・・・
モジュロ３乗算回路、２０６・・・モノエコ３反転回路
、　２０００・・−モジュロ３回路。 祐１図 （ｃＬ）　　　　　　（ｂ） （Ｃ）　　　　　　　　（ｄ） 氾 （ω （Ｃ） ３図 （ｂ） （注）

Claims (1)

【特許請求の範囲】
1. １、ｗビット（ｗ≧２）で表現する事ができる２＾ｗ通
   りの２進値のうち、全ビットが“１”を除くＷ（＝２＾
   ｗ−１）通りの２進値は、モジュロＷのＷ通りのコード
   として定義され、全ビット“１”は、故障が発生した事
   、あるいは故障が検出された事を示すエラーコードとし
   て定義づけられたモジュロＷ回路あって、ｎ個のｗビッ
   トデータＡ＿１＝［ａ＿１＿１、ａ＿１＿２、・・・、
   ａ＿１＿ｗ］、Ａ＿２＝［ａ＿２＿１、ａ＿２＿２、・
   ・・、ａ＿２＿ｗ］、・・・、Ａ＿ｎ＝［ａ＿ｎ＿１、
   ａ＿ｎ＿２、・・・、ａ＿ｎ＿ｗ］の入力のうちの１つ
   以上が［１、１、・・・、１］のとき、ｗビットデータ
   Ｃ＝［ｃ＿１、ｃ＿２、・・・、ｃ＿ｗ］＝［１、１、
   ・・・、１］を出力することを特徴とするモジュロＷ回
   路。