JPH0251743A - 自己検査性検査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子計算機システムにおいて、Ｍ−ｏｕｔ−
ｏｆ−２Ｍ符号を出力する論理回路の故障を、検査回路
で検査すると同時に、検査回路内部の故障も検査回路自
身で検査する自己検査性検査回路に関するものである。

［従来の技術］ 近年、電子計算機システムが大規模化、高性能化して来
たことに伴い、故障した際に迅速な対応が要求され、論
理回路の故障と検査回路の故障を通常動作実行中に検出
する自己検査性検査回路が重要視されている。このため
、従来Ｍ　−ｏｕｔ−ｏｆ−２Ｍ符号を出力する論理回
路を対象に、自己検査性検査回路の構成法が提案されて
いる。Ｍ　−ｏｕｔ−ｏｆ２Ｍ符号とは、２Ｍビットの
内Ｍビットに論理値°　ｌ”を持つ２値ベクトルの集合
であり、２Ｍビットの一方向性多重故障検出符号の内で
、最大の符号語数を持っている。この自己検査性検査回
路は、検査速度の観点から、人力から出力までを少ない
論理ゲート段数で構成することが望ましい。

現在、論理ゲート段数２段の構成が、最も論理ゲート段
数が少ない構成であると推測されている。

この２段ゲート構成の自己検査性検査回路では、符号の
全符号語に関し、論理値ｌを取っているビットの全てを
符号語毎に人力する１段のＡＮＤＮ−ゲート群け、符号
を２分割した部分集合すなわち符号語集合毎にＡＮＤＮ
−ゲート群力をＯＲゲートに人力するものが、従来提案
されている。

この従来の自己検査性検査回路においては、全符号語に
対応するＡＮＤゲートとそれらを入力する２個のＯＲゲ
ートが必要であり、全ゲート数は、（全符号語数＋２）
となる。また、この自己検査性検査回路をテストするに
は、符号の全符号語が必要である。

［発明が解決しようとする課題］ 前述したように、従来の２段ゲート構成では、ゲート数
が多くなり、ン＼−ドウエアコストが高価になるという
欠点があった。また、テストに全符号語を必要とし、自
己検査性検査回路の故障を検出するまでに長時間が必要
であった。本発明は、上記の欠点を改良するために、ゲ
ート数及びテスト符号語数が少なくて済む自己検査性検
査回路を促供することを目的とする。

［課題を解決するための手段と作用］ 本発明においては、自己検査性検査回路は、符号を２分
割した符号語集合の一方のみに関し、その符号語集合中
の全符号語の論理値１．０を取っているビットの全てを
符号語毎に各々１段のＡＮＤＮ−ゲート群段のＯＲゲー
ト群に入力し、ＡＮＤＮ−ゲート群Ｒゲート群の各出力
を各々１個のＯＲゲート、１個のＡＮＤゲートに入力し
て構成したことを特徴としており、使用される符号語集
合中の符号語は符号の全符号語の半分未満である。

［実施例］ 第１図は、本発明の一実施例を示す３−ｏｕｔ−ｏｆ６
符号出力論理回路に対する自己検査性検査回路の概略ブ
ロック図であって、４．５は部分回路、６はＡＮＤゲー
ト、７はＯＲゲート、８及び９は各部分回路の出力、１
１は３−ｏｕｔ−ｏｉ６符号の論理変数ｙｎである。

第２図は、本発明が対象とするＭ−ｏｕｔ−ｏｆ−２Ｍ
符号を出力する論理回路と自己検査性検査回路の概略ブ
ロック図を示す図である。図において、１はＭ−ｏｕｔ
−ｏｆ−２Ｍ符号を出力する論理回路、２は出力された
符号の誤りを検出し、かつ、自身の故障も検出する自己
検査性検査回路である。　第３図は、本発明の自己検査
性検査回路のブロック図である。この図において、Ｍ　
−ｏｕＬ−ｏｆ−２Ｍ符号をＹとし、Ｙを部分符号Ｙ’
　　　Ｙ’に直和２分割（Ｙ’ＵＹ’＝Ｙ、Ｙ’　ｎＹ
’−Φ、Ｙ’≠Φ。

Ｙ′≠Φ）する。

第３図において、３は、自己検査性検査回路２に入力さ
れる検査対象Ｍ　−ｏｕｔ−ｏｆ−２Ｍ符号Ｙ、４．５
はＹｏに属する符号語の各々論理値１．０を取っている
ビットを人力とする部分回路、６はＡＮＤゲート、７は
ＯＲゲート、８．９は、各々部分回路４．５からの出力
線であって、検査結果を示す。通常検査結果は、第３図
に示すように２本の出力線から出力される。

その理由は以下に示すとおりである。もし検査結果を出
力する線がａの１本のみとし、回路に故障が起きていな
いときの出力値をａ＝０、回路に故障が起きているとき
の出力値をａ＝１とする。

ａの出力値が”０”に固定するような故障をａ自身が起
こした場合、ａの出力値はつねに”Ｏｍとなり、故障が
起きているにも関わらず常に故障が起きていないという
出力状態を示し、故障の検査が不可能となる不都合があ
る。

これに対して、検査結果の出力線をａ、ｂの２本とし、
回路に故障が起きていないときの出力値をａ＝Ｌ　　ｂ
＝１またはａ＝１．ｂ＝０、回路に故障が起きていると
きの出力値をａ＝０．ｂ＝０またはａ＝１．ｂ＝１とす
る。いま、ａの出力値力び０″に固定するような故障を
ａ自身が起こした場合、ａの出力値は常にＯ′″となる
が、これと同時に、ｂの出力値が１１”に固定するよう
な故障をｂ自身が起こさない限り、ｂのの出力値が′０
′となることが通常動作中に必ずあるから、ａ＝ｏ、ｂ
＝ｏ、すなわち回路に故障が起きていることを示す出力
値となり、ａの故障を検出することができる。２つの回
路が同時に故障する確率は０ではないが、きわめて希で
あるから、通常の動作状態においては、一方の回路の故
障を検出することが可能となる。

ここで、本発明による自己検査性検査回路検査の基本と
なる、符号ＹをＹ’、Ｙ’に直和２分割する方法につい
て説明する。まず、Ｙのビット（論理変数）　’！＋、
Ｙｚ、・・・、Ｙｏ互いに素なＭ個の部分集合＾１．＾
３．・・・、＾イに分割する。但し、各人。

要素数は各々２、＾３．＾７．・・・＾、中の論理値１
の個数を各々Ｌ、Ｌ、−・−、ｉｌｍとスル。但し、Ｌ
”Ｌ＋・・・＋Ｉｆ、＋　＝Ｍであり、各々対応する１
１．に同じ値を持つ　符号語を集合して符号語集合とし
、Ｙ　（Ｉｌｌ−２１・・・１ｗ、）のように表す。例
えば、３−Ｏｕｔ−ｏｆ−６符号においては、＾”　（
Ｙｌ、Ｙ２）　＋　　＾。

・（ｙ、１．ｙａｌ　、　　＾ｓ＝　（Ｙｓ、　Ｙａ）
と分割できる。

また、Ｙ　（２１０１１）である符号語集合は、（１，
１，０，０，１，Ｏ）と（＋、　１．０．０゜０．１）
の符号語からなる。

さらに、Ｗ、の各値により符号語集合を統合し、統合さ
れた符号語集合を符号語大集合と呼び、以下に示すよう
にＹ［］で表す。Ｗ、が各々ｌである、すなわちＹ　（
ｌ　ｌ　１１・・・１１＞である符号語集合は単独で符
号語大集合となり、Ｙ［ＩＪと表す。ＹＣ１’１）−Ｊ
外、すなわち２である　Ｌが存在する符号語集合は、次
のように符号語大集合に統合する。ある符号語集合に関
し、Ｌの内ｄ個が２であり、残りの全ての１が０かＩで
あるＹの符号語集合を符号語大集合Ｙ［２’ｌに統合す
る。ちなみに残りのＩｔ、の内ｄ個は０となる。

その理由は、しの合計がＭであるから２がｄ個あればＯ
もｄ個あることになり、残りのれは全て１となる。統合
の例として、Ｙ（２１０＋１・・・＋１）である符号語
集合は、Ｙ［２’］に統合される。　また、れをサイク
リックに考えるために、Ｗｌｌ＋ｌ＋　Ｌ＊２＋・・・
＋ＬＩｌと表現されたｗ、は各々Ｗ、、Ｗ、、・・・、
　Ｗｍと同等であるとす。

Ｙの直和２分割はＹ［］を２分割するものであり、以下
の手順に従う。

（分割手順） Ｍ　−ｏｕｔ−ｏｆ−２Ｍ符号Ｙにおいて、もし以下の
符号語大集合が存在するならば、以下に述べるように分
割する。

＜１）Ｙ’　　Ｙ’を空とする。

（２）　Ｙ　［］をＹ’Ｎ］　　としてＹｌに加える。

（３）　Ｙ　［２’］中のｌ’１．　＝２．　　Ｌ、ｌ
　−０である符号語集合をＹ０［２１ｌ（！ｌて　Ｙｏ
　に加える。

（４）上記（３）以外のＹ［２’］中の符号語集合をＹ
０［２１］としてＹ’に加える。

（５）Ｙ　［２’］の場合、 １）　　ｄが偶数のとき、 （ａ）　Ｗｓ＝２．　１１　、、＋：ｌ、　Ｗ　、Ｂ：
　０である符号語集合、ｄ＝２のとき（ＩＪ　Ｗ、＝２
．Ｎ　−、＋＝０　、ＷＬ＝２．　Ｗ、、、＝Ｏテある
符号語集合ヲＹ’　［２−］としてＹ１こ加える。

（ｂ）上記（ａ）以外のＹ［２’］（ｄは偶数）の符号
語集合をＹ０［２１］としてＹｏに加える。

２）　　ｄが奇数のとき、 （ａ）　　Ｗ−＝　２．　Ｗ−、１＝　１．　Ｗ−ａ　
＝　０である符号語集合をＹ０［２１ｌとしてＹｏに加
える。

（ｂ）　ｉ記以外のＹ［２″］　（ｄは奇数）の符号語
集合をＹ０［２１］としてＹｌに加える。

但し、ｍ＝１．２、・・・１Ｍ。

２≦ｄ≦ＬＭ／２Ｊ　　（ＬＭ／２ＪはＭ／２以下の最
大整数）。

ｔ＝ｍ＋２．ｍ＋３．　　・・＋、ｍ４−Ｍ−２゜上記
分割手順において、規定された胃、以外のｗ、は、許さ
れる全ての数値の組合せを取るものとする。ここで、許
される全ての組合せとは、その符号語集合において規定
されたｗ、以外で取りえる全ての組合せを意味する。例
えば、（５）　２）　（ａ）のＹ０［２１］は、全体で
は２がｄ個であるから０もｄ個であり、残りの全ての−
、はｌである。

従って、規定されたれ以外のれは、２がｄ−１個、０が
ｄ−１個で、残りの全てのＷ、はｌとなる。この組合せ
を全て取ることになる。以後規定されたら以外の−、は
、許される全ての組合せを取るものとする。

上記の分割手順により全ての符号語が網羅されており、
ＹがＹ’、Ｙ’に直和２分割されている。

（５）　１）　（ｂ）、　２）　（ｂ）の符号語集合は
、Ｌ　＝２．１１．、、＝０（但し、ｄ＝２では１１．
　＝２．ＩＩ　、、、＝０は含まない。

）である符号語集合、れ・２．Ｌや、・２である符号語
集合、Ｗ、・２．　　ｗ、、、＝ｉ、　ｗ、。２・ｌで
ある符号語集合、Ｗ、　−２，Ｗ−＋”ｌ、　Ｗ−ｉ”
２　テある符号語集合からなる。但し、それらの符号語
集合中にＷ、・２．　　Ｗ＋−＋・ｌ、　ＷＬ−ｚ・０
であるＷｔは存在ない。

何故なら、そのようなＷｔが存在する符号語集合は、（
５）　ｌ）　（ａ）または２）　（ａ）に属するからで
ある。

第４図に２≦Ｍ≦７のＭ　−ｏｕｔ−ｏｆ−２Ｍ符号Ｙ
におけるＹ０中の符号語集合を示す。第４図において、
Ｍ　−ｏｕｔ−ｏｆ−２Ｍ符号Ｙは、Ｍ／２Ｍと記して
あり、ｌＯは符号語集合であってＹ（）のＹを省略しで
ある。また、Ｍ＝７の場合は符号語集合が多いので；ｍ
＝１のときのみを示してあり、さらにＹ’［２”］中の
符号語集合では、ｍを増加して行くとｍ＝１のときと同
じ符号語集合となるものは省略しである。

３−ｏｕｔ−ｏｆ−６符号におけるｙｏ中の符号語は、
Ｙ　（２０１＋）中の（１，１，０，Ｏｌｌ。

０）、（１，１，０，０，０，１）、Ｙ　（１１２０）
中の　（１，Ｏ，ｌ、１．０．０）、　　（０゜１、ｌ
、１．Ｏ，Ｏ）、Ｙ（０１１１２）中の（０，０，ｌ、
　　０．　１．　１）、　　（０，Ｏ，０，１゜ｌ、１
）からなる。

次に、本発明による自己検査性検査回路と従来のそれに
関し、ゲート数、テスト数（テストに必要な符号語数）
を比較する。

従来の自己検査性検査回路は、前述したように全ての符
号語に対応するＡ　Ｎ　Ｄゲートと２個のＯＲゲートが
必要である。このため、ゲート数は、（全符号語数＋２
）となる。また、テストには全符号語が必要である。

一方、本発明による自己検査性検査回路におけるゲート
数は（２Ｘ（Ｙ’中の全符号語数）＋２）となる。ｄ≧
１であるＹ０［２１］中の符号語数とＹ０［２１］中の
符号語数は同程度であり、Ｙ　［１］中の符号語をＹ’
［１］として全てＹに入れている。従って、Ｙｌ′中の
全符号′語数はＹ中の全符号語数の半分未満となってお
り、ゲート数は従来の自己検査性検査回路より少ない。

また、テストは、Ｙ０中の全ての符号！！（第３図にお
ける部分回路４のＡＮＤゲートの人力線の０固定故障、
部分回路５のＯＲゲートの人力線の１固定故障を検出）
と、Ｙ’中の一部の符号語（第３図における部分回路４
のＡＮＤゲートの人力線の１固定故障、部分回路５のＯ
Ｒゲートの入力線の０固定故障を検出）とによって行う
ことができる。Ｍ＝２の場合を除いてＹ’中のＹ’［ｌ
］である符号語集合は、テストに必要としない。従って
、テストには、Ｙの全符号語は必要とせず、従来の自己
検査性検査回路よりテスト数は少ない。

［発明の効果］ 本発明によると、ゲート数及びテスト符号数が少ない自
己検査性検査回路の構成が可能であってハードウェアコ
ストの低下と短時間内の故障検出を実現でき、総合的な
コストの削減ができる利点がある。

【図面の簡単な説明】

第１図は、本発明の実施例を示す３−ｏｕｔ−ｏｆ−６
符号出力論理回路に対する自己検査性検査回路の構成図
、第２図は、本発明の対象であるＭ−ｏｕｔ−ｏｆ−２
Ｍ符号出力論理回路と自己検査性検査回路の概略ブロッ
ク図、第３図は、本発明による自己検査性検査回路の概
略ブロック図、第４図は、本発明による自己検査性検査
回路において使用する符号語集合の例である。 Ｍ　−ｏｕｔ−ｏｆ−２Ｍ符号出力論理回路自己検査性
検査回路 Ｍ　−ｏｕｔ−ｏｆ−２Ｍ符号 ５：部分回路 ＡＮＤゲート ＯＲゲート ９：検査結果出力線 ：符号語集合

Claims (1)

【特許請求の範囲】
1. Ｍ−ｏｕｔ−ｏｆ−２Ｍ符号Ｙの符号語を出力する論理
   回路に対して、出力された前記符号語の正否を検査しか
   つ検査回路内部の故障も検査する自己検査性検査回路で
   あって、前記Ｙのビットを各々２個持つように前記ビッ
   トをＭ個のグループに分割し、前記グループ中の論理値
   １の個数を各々Ｗ＿１，Ｗ＿２，…，Ｗ＿Ｎとし、Ｗ＿
   ｍ（ｍ＝１，２，…，Ｍ）の内、ｄ（１≦ｄ）個が２で
   あって残りの全てのＷ＿ｍが０か１である前記Ｙの符号
   語集合をＹ［２＾ｄ］とし、｛１｝Ｙ［２＾１］中のＷ
   ＿ｍ＝２，Ｗ＿ｍ＿＋＿１＝０である符号語集合をＹ＾
   ０［２＾１］とし、｛２｝Ｙ［２＾ｄ］でｄが偶数のと
   きのＷ＿ｍ＝２，Ｗ＿ｍ＿＋＿１，Ｗ＿ｍ＿＋＿２＝０
   である符号語集合とｄ＝２のときのＷ＿ｍ＝２，Ｗ＿ｍ
   ＿＋＿１＝０，Ｗ＿ｔ＝２，Ｗ＿ｔ＿＋＿１＝０（ｔ＝
   ｍ＋２，ｍ＋３，…，ｍ＋Ｍ−２）である符号語集合と
   を除いたＹ［２＾ｄ］でｄが偶数のときの符号語集合を
   Ｙ＾０［２＾ｄ］（偶数）とし、｛３｝Ｙ［２＾ｄ］で
   ｄ（３≦ｄ）が奇数のときのＷ＿ｍ＝２，Ｗ＿ｍ＿＋＿
   １＝１，Ｗ＿ｍ＿＋＿２＝０である符号語集合をＹ＾０
   ［２＾ｄ］（奇数）としたとき、前記Ｙ＾０［２＾１］
   ，Ｙ＾０［２＾ｄ］（偶数）、Ｙ＾０［２＾ｄ］（奇数
   ）中の全符号語に関し、論理値１，０を取っているビッ
   トの全てを符号語毎に各々１段のＡＮＤゲート群、１段
   のＯＲゲート群に入力し、前期ＡＮＤゲート群の各出力
   を１個のＯＲゲートに入力し、前記ＯＲゲート群の各出
   力を１個のＡＮＤゲートに入力するように構成した自己
   検査性検査回路。