JPS6155742A - エラ−検出方式 - Google Patents
エラ−検出方式Info
- Publication number
- JPS6155742A JPS6155742A JP59176858A JP17685884A JPS6155742A JP S6155742 A JPS6155742 A JP S6155742A JP 59176858 A JP59176858 A JP 59176858A JP 17685884 A JP17685884 A JP 17685884A JP S6155742 A JPS6155742 A JP S6155742A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- outputs
- encoders
- priority
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電子計算機等のデータ処理装置におけるエ
ラー検出方式に関するものである。
ラー検出方式に関するものである。
ｇ１図は従来のエラー検出方式を示すブロック図であり
、図において、１．コ、・・・・・・ｔは電子計算機等
のデータ処理装置（図示しない）が動作する動作モード
を記憶する７リツプ＠７０ツブ（Ｆ。
、図において、１．コ、・・・・・・ｔは電子計算機等
のデータ処理装置（図示しない）が動作する動作モード
を記憶する７リツプ＠７０ツブ（Ｆ。
Ｆ、）、／＋７はこれらクリップ・７０ツブ１．コ。
を判定するパリティ・チェッカで、排他的論理和回路に
よって構成される。／／は／＜リテイーチェツカＩＯの
出力信号で、この信号が論理＠Ｏ“（ＬＯＷレベル）の
ときはエラーであることを示す。
よって構成される。／／は／＜リテイーチェツカＩＯの
出力信号で、この信号が論理＠Ｏ“（ＬＯＷレベル）の
ときはエラーであることを示す。
次に動作について説明する。動作モードを記憶している
フリップ−フロップｌ〜ｔの中でいずれか１個の７リツ
プーフロツプのみがセントされている時には、フリップ
・フロップの論理１どの数が奇数であるので、パリティ
・チェッカ１０の出力信号ｌ／は論理′ｌ“である、す
なわちエラーの報告がされない。しかしながら、フリッ
プ＠７０ッグｌ−％−ｔの中でいずれか二個の７リツプ
ーフロツプが誤ってセットされている時には、論理“ｌ
”の数が偶数であるので、出力信号／ｌは論理１０″と
なってエラーの報告をする。云々ノくリテイ・チェッカ
ＩＯは奇数／偶数の判定回路であるため。
フリップ−フロップｌ〜ｔの中でいずれか１個の７リツ
プーフロツプのみがセントされている時には、フリップ
・フロップの論理１どの数が奇数であるので、パリティ
・チェッカ１０の出力信号ｌ／は論理′ｌ“である、す
なわちエラーの報告がされない。しかしながら、フリッ
プ＠７０ッグｌ−％−ｔの中でいずれか二個の７リツプ
ーフロツプが誤ってセットされている時には、論理“ｌ
”の数が偶数であるので、出力信号／ｌは論理１０″と
なってエラーの報告をする。云々ノくリテイ・チェッカ
ＩＯは奇数／偶数の判定回路であるため。
７リツプ・フロップ／−ｒの中で３個の７リンプ・フロ
ップが同時にセントされている場合には、論理″どの数
が奇数であるため、エラーの報告がされない。
ップが同時にセントされている場合には、論理″どの数
が奇数であるため、エラーの報告がされない。
従来のエラー検出方式は以上のように構成されているの
で、偶数個の論理”／”状態が同時に発生した場合のみ
しかエラーを検出できず、奇数個の論理“／”状態が同
時に発生した場合のエラーを検出できない欠点があった
。
で、偶数個の論理”／”状態が同時に発生した場合のみ
しかエラーを検出できず、奇数個の論理“／”状態が同
時に発生した場合のエラーを検出できない欠点があった
。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、プライオリティ・エンコー゛°０
ダを使用することにより、複数（奇数。
めになされたもので、プライオリティ・エンコー゛°０
ダを使用することにより、複数（奇数。
偶数によらず）の論理”／”状態が同時に発生した場合
には、必ずエラーを検出できるエラー検出方式を提供す
るものである。
には、必ずエラーを検出できるエラー検出方式を提供す
るものである。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第２
図において、上述した従来のもの（第７図）と同一の符
号は同一の構成部分であるのでその説明を省略する・ コ０．コｌはプライオリティ命エンコーダであり、各人
７］Ｉ ／ 、 Ｉコ、・・・・・・、工ざのプライオ
リティは工ｌンエコ〉・・・・・・＞工ｔである。、７
（７，，７／。
図において、上述した従来のもの（第７図）と同一の符
号は同一の構成部分であるのでその説明を省略する・ コ０．コｌはプライオリティ命エンコーダであり、各人
７］Ｉ ／ 、 Ｉコ、・・・・・・、工ざのプライオ
リティは工ｌンエコ〉・・・・・・＞工ｔである。、７
（７，，７／。
ＪＪは、プライオリテイ・エンコーダー〇、２／でエン
コードされた信号の排他的論理和を演算する排他的論理
和回路である。％（７はこれら排他的論理和回路３０，
３／、３２の出力が全て論理”／″′であることを検出
するための論理積回路、そしてダ／はこの論理積回路ａ
Ｏの出力信号で、この信号が論理“０”のときはエラー
が発生したことを示す。第３図はプライオリテイ・エン
コーダコ０゜２１の入力と出力の関係を示す図で１図中
、”Ｈ”は論理″ｌ”、“Ｌ”は論理徹”、”Ｘ”は論
理“／”と論理”ｏ”のどちらでもよいことを示す。
コードされた信号の排他的論理和を演算する排他的論理
和回路である。％（７はこれら排他的論理和回路３０，
３／、３２の出力が全て論理”／″′であることを検出
するための論理積回路、そしてダ／はこの論理積回路ａ
Ｏの出力信号で、この信号が論理“０”のときはエラー
が発生したことを示す。第３図はプライオリテイ・エン
コーダコ０゜２１の入力と出力の関係を示す図で１図中
、”Ｈ”は論理″ｌ”、“Ｌ”は論理徹”、”Ｘ”は論
理“／”と論理”ｏ”のどちらでもよいことを示す。
この発明のエラー検出方式は上記のように構成されてお
り、ｊ個の論理′″ｌ″ｌ″状態フリップ・フロップ／
〜ｇの出力は両方のプライオリティのエンコーダーＯお
よびコｌの入力に接続される。
り、ｊ個の論理′″ｌ″ｌ″状態フリップ・フロップ／
〜ｇの出力は両方のプライオリティのエンコーダーＯお
よびコｌの入力に接続される。
その際、プライオリテイ・エンコーダコＯとコ／ではプ
ライオリティ会レベルを逆にして接続されるため、プラ
イオリテイ・エンコーダ２０の出力とグライオリテイｅ
エンコーダユｌの出力とでは。
ライオリティ会レベルを逆にして接続されるため、プラ
イオリテイ・エンコーダ２０の出力とグライオリテイｅ
エンコーダユｌの出力とでは。
正常状態しフリップ・フロップ／’−Ｅの出力中論理＋
ｔ、ｓ＋が１つだけのとき〕が第３図から分るように逆
のパターンにエンコードされたものとなる。
ｔ、ｓ＋が１つだけのとき〕が第３図から分るように逆
のパターンにエンコードされたものとなる。
例えばフリンプ拳フロップ！のみが論理″ｌ″のときは
、第グ図のようにエンコードされる。従って。
、第グ図のようにエンコードされる。従って。
排他的論理和回路３０，３／、、ｌコの出力は全て論理
″ｌ”となり、論理積回路φＯの出力信号ＩＩｌも論理
”どとなり、正常状態を示す。しかるに。
″ｌ”となり、論理積回路φＯの出力信号ＩＩｌも論理
”どとなり、正常状態を示す。しかるに。
フリップ・フロップ／〜ｔが複数個同時に論理“ｌ”と
ならた場合には、プライオリティ命エンコーダ２０と二
ｌの出力は逆パターンとはならず。
ならた場合には、プライオリティ命エンコーダ２０と二
ｌの出力は逆パターンとはならず。
排他的論理和回路ｊＯ−Ｊ、２のいずれかの出力は論理
″０“となり、論理積回路ＵＯの出力信号Ｆ／は論理“
Ｏ”となり、これによりエラー処理回路（図示しない）
へエラーの報告がされる。−例として、第５図に、３個
の７リツプ・フロップ１．コ。
″０“となり、論理積回路ＵＯの出力信号Ｆ／は論理“
Ｏ”となり、これによりエラー処理回路（図示しない）
へエラーの報告がされる。−例として、第５図に、３個
の７リツプ・フロップ１．コ。
８が同時に論理″′どを出力した場合のプライオリテイ
・エンコーダ２０．：ｌ／の出力状態を示す。
・エンコーダ２０．：ｌ／の出力状態を示す。
なお、上記実施例では論理状態を示すフリップ・フロッ
プがざ個の場合を示したが、７リツプ・フロップの個数
に制限はない。
プがざ個の場合を示したが、７リツプ・フロップの個数
に制限はない。
以上のように、この発明によれば、偶数個の検出するだ
けでなく、同時には唯一つの状態であることの検出をす
ることが可能である。
けでなく、同時には唯一つの状態であることの検出をす
ることが可能である。
第１図は従来のエラー検出方式を示すブロック図、第一
図はこの発明によるエラー検出方式の一実施例を示すブ
ロック図、第３図はプライオリテイ・エンコーダの動作
図、第弘図および第５図はプライオリティ−エンコーダ
の動作例を示す図である。 図において、／、、２．・・・・・・、ｒはフリップｅ
フロンプ、ｌＯはパリティ・チェッカ、２０，２／はプ
ライオリテイ・エンコーダ、Ｊｏ、３／、３２は排他的
論理和回路、弘θは論理積回路である。 殆２図 第３図 尾４図 幣５図
図はこの発明によるエラー検出方式の一実施例を示すブ
ロック図、第３図はプライオリテイ・エンコーダの動作
図、第弘図および第５図はプライオリティ−エンコーダ
の動作例を示す図である。 図において、／、、２．・・・・・・、ｒはフリップｅ
フロンプ、ｌＯはパリティ・チェッカ、２０，２／はプ
ライオリテイ・エンコーダ、Ｊｏ、３／、３２は排他的
論理和回路、弘θは論理積回路である。 殆２図 第３図 尾４図 幣５図
Claims (2)
- （１）複数個のフリップ・フロップの論理“１”出力を
２個のプライオリテイ・エンコーダへ入力させ、しかも
その際プライオリテイ・レベルを逆にして入力させるこ
とにより得られるエンコード情報を排他的論理和回路と
論理積回路の組み合わせで検出することを特徴とするエ
ラー検出方式。 - （２）複数個が少なくとも４個以上である特許請求の範
囲第１項記載のエラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176858A JPS6155742A (ja) | 1984-08-27 | 1984-08-27 | エラ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176858A JPS6155742A (ja) | 1984-08-27 | 1984-08-27 | エラ−検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6155742A true JPS6155742A (ja) | 1986-03-20 |
Family
ID=16021051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59176858A Pending JPS6155742A (ja) | 1984-08-27 | 1984-08-27 | エラ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6155742A (ja) |
-
1984
- 1984-08-27 JP JP59176858A patent/JPS6155742A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331645A (en) | Expandable digital error detection and correction device | |
| JPH0833842B2 (ja) | 論理演算装置 | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| US4224681A (en) | Parity processing in arithmetic operations | |
| US3699322A (en) | Self-checking combinational logic counter circuit | |
| US3046523A (en) | Counter checking circuit | |
| JPS6155742A (ja) | エラ−検出方式 | |
| JP2978220B2 (ja) | フェイルセイフ比較回路 | |
| EP0436123A2 (en) | Interrupt generating for single-bit memory errors | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP4582930B2 (ja) | バス照合回路 | |
| US5267250A (en) | Circuit arrangement for detection of an erroneous selection signal supplied to selection means | |
| US5629945A (en) | Electronic arithmetic unit with multiple error detection | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS60163135A (ja) | デ−タバスチエツク方式 | |
| JPS6249445A (ja) | 単一誤り検出方式 | |
| JPS61224044A (ja) | エラ−・チエツク回路 | |
| JPS6314244A (ja) | エラ−処理回路 | |
| JPH0583933B2 (ja) | ||
| JPS6120445A (ja) | エラ−検出回路 | |
| JPS58132835A (ja) | デコ−ダ装置 | |
| JPH0786840B2 (ja) | モジュロｗ回路 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPH02278343A (ja) | 診断方式 |