JPS58132835A

JPS58132835A - デコ−ダ装置

Info

Publication number: JPS58132835A
Application number: JP57014968A
Authority: JP
Inventors: Toshikazu Takato; 高藤　敏和
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-02-03
Filing date: 1982-02-03
Publication date: 1983-08-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、コード化されたデータをデコードするデコー
ダ装置に係り、特に高い信頼性を要求される電子計算機
やその周辺装置などの電子装置に好適なデコード結果の
妥当性を判定する機能をもつデコーダ装置に関する。

電子計算機等に用いられているデコーダ装置が正常に動
作しない場合、データの破壊や喪失などの重大な障害を
招来する恐れがある。しかるに従来のデコーダ装置は、
入力データにその発生元よりパリティ信号を付加し、デ
コーダ装置側でそのパリティ信号を用いて入力データの
奇偶チェックするものはあったが、デコーダ装置の動作
そのものを検査するものはなく、信頼性が十分とは言え
なかつ九。

し九がって本発明の目的は、従来よりも信頼性の優れ九
デコーダ装置を提供することにある。

本発明によるデコーダ装置社、それ自体の動作の妥当性
を検査するようＫし友ものであり、当該デコーダ装置の
出力信号群のうち、入力信号群が奇数パリティのときの
み真値をとり得る一群の出力信号の論理和信号を生成す
る第１の回路と、該入力信号群が偶数パリティのときの
み真値をとり得る一群の出力信号の論理和信号を生成す
る第２の回路と、該入力信号群のパリティの奇偶を示す
信号と該第１と第２の回路の出力信号とをそれぞれ比較
することＫより、当該デコーダ装置の動作の妥当性を判
定する回路とを備えると、とを特徴とするものである。

入力信号群のパリティの奇偶を示す信号は、デコーダ装
置内で入力信号群に基づいて生成するか、あるいは入力
信号群の発生元よりそのパリティ信号が与えられるとき
は、そのパリティ信号を利用することができる。

以下、図面に沿って本発明を具体的に説明する。

第１図は本発明にか＼るデコーダ装置の一実施例を示す
。１６はデコーダ回路であり、１群の入力信号１！ｌｘ
、１ｍ、・・・、１□と１群の出力信号線２□、２１．
・・・、鮫を有する。外部よりコード化され走入力信号
群（ディジタル信号）が入力信号線ｌよ〜ｌ、に与えら
れると、デコーダ回路１６はその入力信号群（コード）
をデコードし、出力信号線２１〜２％の特定の１本（ま
たは轡数本）のみ真値とする。

１８．１９はそれぞれ論理和回路である。一方の論理和
回路１８は、デコーダ回路１６の出力信号線２１〜この
うち、奇数パリティ（真値の信号数が奇数）の入力信号
群が与えられた時のみ真値をとり得る１群の特定の出力
信号線２１ｓ２Ｓｔ・・・。

２７−１の論理和信号１２を出力するものである。他方
の論理和回路１９は、入力信号群が偶数パリティのとき
のみ真値をとり得る１群の出力信号線２、．２．、・・
・、２％の論理和信号１８を出力する。

１７は奇偶判定回路であり、入力信号線１１〜ｂに印加
される入力信号群のパリティ（真値の信号の数）が奇数
なら一方の信号１０を真値にし、偶数なら他方の信号１
１を真値にする。２０．２１は排他的論理和回路である
。一方の排他的論理和回路ＺＯＦｉ信号１０．１２の排
他的論理和信号１４を出力し、他方の排他的論理和回路
２１は信号１１．１８の排他的論理和信号１５を出力す
る。

デコーダ回路１６が正常に動作している場合、奇数パリ
ティの入力信号群が入力されたときは、一方の排他的論
理和回路３００入力信号１０．１８は共に真値となり、
他方の排他的論理和回路２１の入力信号１１．１８は共
に偽値となる。つまり、排他的論理和信号１４．１５は
共に偽値となる。

入力信号群が偶数パリティのとき、上とは逆に排他的論
理和回路２１０入力信号１１．１８が共に真値となり、
排他的論理和回路ｚＯの入力信号１０．１２が共に偽値
となるが、両方の排他的論理和信号１４．１５が共に偽
値であることは同じである。

ここで、デコーダ回路１６が誤動作し、奇数パリティの
入力信号群に対して、論理和回路１９に入力されている
出力信号線２２　、２４．・・・、２、のいずれかに誤
ってに値を出力したとする。この場合、奇偶判定回路１
７は信号ＩＯの方を真値としているから、排他的論理和
回路２０．２１のいずれについて、２つの入力信号が互
に論理的に不一致となり、排他的論理和信号１４．１５
が真値となる。

奇数パリティの入力信号群に対する誤動作についても、
同様に排他的論理和信号１４．１５が真値となる。

また、デコーダ回路１６がその出力信号線２１〜２、の
いずれにも真値を出力しないような故障を生じた場合、
そのときの入力信号群が奇数（または偶数）パリティな
ら、一方の排他的論理和信号１４（ｔたは１５）のみが
真値となる。

さらに、デコーダ回路１６が出力信号線２１＋　Ｓｓ　
＋・・・、２％−０のいずれかと、出力信号１１２ｍ＋
２ｍｓ・・・、２％０いずれかとに同時に真値を出力す
るような誤動作を起こした場合も、そのときの入力信号
群のパリティによって排他的論理和信号１４゜１５のい
ずれか一方が真値となる。

このように、デコーダ回路１６が誤動作したり、動作し
ないような場合、排他的論理和信号１４゜１５の少なく
と本一方が真値となるので、排他的論理和信号１４．１
５を監視することで外部装置はデコーダ装置の異常を知
ることができる。

本発明の他の一実施例を第２図に示し、説明する。なお
、第１図と同等部分は同符号を付して説明に代える。

本実施例は、入力信号線１１〜ｌ、に入力される入力信
号群の発生元において、そのパリティ信号を生成しそれ
をパリティ信号線番に供給する場合に適用されるもので
ある。ただし、ここではパリティ信号は、入力信号群が
奇数パリティのときに真値をとるものとしている。

パリティ信号線４に与えられるパリティ信号は一方の排
他的論理和回路ｚＯにそのまま入力されるが、他方の排
他的論理和回路２．１には否定回路１５を通してから入
力される。つまり、パリティ信号は第１図の信号ｌＯに
、否定回路１５の出力信号１４は第１図の信号１１にそ
れぞれ相当する。

本実施例においても、デコーダ回路１６の誤動作、動作
停止が起った時は、前実施例と同様に排他的論理和信号
１４，１５の少なくとも一方が真値となることは明らか
である。

以上に述べたように、本発明にか＼るデコーダ装置は、
入力信号群の奇偶チェックでは検出不可能な装置自体の
デコー上°動作の妥当性を判定する機能を有する。した
がって本発明によれば、従来よりも１１ｉ頼度を大幅に
向上したデコーダ装置が実現できる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明の別異の実施例を
示すブロック図である。１１〜１↓・・・入力信号線、２１〜２−・・・出力信
号線、４・・・パリティ信号線、１５・・・否定回路、
１８．１９・・・論理和回路、２０．２１・・・排他的
論理和回路。

Claims

【特許請求の範囲】

Ｌ　コード化された入力信号群に対し、出力信号群中の
特定の出力信号を真値にするデコーダ装置において、該
出力信号群のうち、該入力信号群が奇数パリティのとき
のみ真値をとり得る一群の出力信号の論理和信号を生成
する第１の回路と、該入力信号群が偶数パリティのとき
のみ真値をとり得る一群の出力信号の論理和信号を生成
する第２の回路と、該入力信号群のパリティの奇偶を示
す信号と該第１および第２の回路の出力信号とをそれぞ
れ比較することにより、当該デコーダ装置の動作の妥当
性を判定する回路とを備えることを特徴とするデコーダ
装置。