JP4582930B2

JP4582930B2 - バス照合回路

Info

Publication number: JP4582930B2
Application number: JP2001038747A
Authority: JP
Inventors: 英夫中村; 宗久平; 敏彦梶原
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 2001-02-15
Filing date: 2001-02-15
Publication date: 2010-11-17
Anticipated expiration: 2021-02-15
Also published as: JP2002247012A

Description

【０００１】
【発明の属する技術分野】
本発明は、高い安全性，信頼性の要求されるバス同期２重系電子計算機に使用されるバス照合回路に関する。
【０００２】
【従来の技術】
従来、例えば鉄道信号保安装置や産業ロボットのように、高い安全性と高い信頼性の要求されるコンピュータを用いた制御システムとしてバス同期２重系電子計算機が存在している。
【０００３】
このバス同期２重系電子計算機は、同期した２個の演算処理部（ＣＰＵ）と、それらＣＰＵの処理結果を照合するバス照合回路から構成されている。そして、そのバス照合回路は、２個のＣＰＵの入出力情報（入力情報又は出力情報を意味している。）の一致，不一致を比較するフェールセーフな比較回路と、不一致状態を保持する誤り表示回路とから構成されている。
【０００４】
２個のＣＰＵの入出力情報の一致，不一致を比較するフェールセーフな比較回路としては、例えば特開平４−１１９４３５号公報等に示されるような２線式検査回路が知られている。
【０００５】
図２は、２線式検査回路を用いたバス照合回路の概略構成図である。この２線式検査回路イには、図示しない同期したＡ，Ｂ２つのＣＰＵからそれぞれ送出される入出力情報であるＡ系データＤａ及びＢ系データＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを介してそれぞれ入力されるように構成されている。入力される両データＤａ，Ｄｂのうちの一方のデータ、例えばＡ系データＤａは、図示しない反転回路により反転処理されている。
【０００６】
２線式検査回路イは、周知の２線式検査回路と同様に、２ビットのデータ対の比較を行うための複数の基本回路１，１…をツリー状に接続して構成され、２ｎビットのデータ対を比較できるように構成されている。基本回路で比較する２ビットのデータ対は、従来周知（文献名「フォールトトレランス論理回路の設計技法」情報処理学会、１９８２年４月、ｖｏｌ．２３、Ｎｏ．４、南谷崇著）のように、Ａ，Ｂ２つのＣＰＵからそれぞれ送出されるＡ系データＤａとＢ系データＤｂの２ビットのデータ対である。
【０００７】
この２線式検査回路イは、一般に２値論理における情報「１」に対する２線式符号は、（１，０）であり、情報「０」に対する２線式符号は、（０，１）である。すなわち、２線式符号は、Ａ系データＤａ及びＢ系データＤｂが一致しているとき、（１，０）又は（０，１）の出力となり、これら符号出力が次の誤り表示回路ロに入力される。
【０００８】
誤り表示回路ロは、図示しないフリップフロップ回路（Ｆ／Ｆ回路）を含んで構成され、２線式検査回路イの出力が正規な符号（１，０）の出力又は（０，１）の出力に一定周期内で変化して入力されている間、その変化パターンに対応した交番出力を出力し、その正規の符号以外の符号、例えば両系データＤａ，Ｄｂに不一致が発生して２線式符号が（１，１）又は（０，０）の出力のときは、出力が固定されて交番出力が停止されるように構成されている。尚、誤り表示回路ロの具体的構成は、例えば、特許第２５６１１８１号公報の図３に開示される構成で実現可能である。
【０００９】
図２では省略されているが、誤り表示回路ロの出力側には、トランスを介して駆動される監視リレーが接続されている。したがって、両系データＤａ，Ｄｂが一致していて誤り表示回路ロから交番出力が出力されている間は、監視リレーが扛上（ＯＮ）し、両系データＤａ，Ｄｂに不一致が発生して誤り表示回路ロからの交番出力が停止されると、監視リレーが落下（ＯＦＦ）する。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のバス照合回路は、２重系電子計算機を含む制御システムがＬＳＩ化されるようになってきているので、そのＬＳＩ化に対応したバス照合回路の出現が望まれていた。
【００１１】
例えば、２重系電子計算機の制御システムがＬＳＩ化された結果、線間短絡によりＬＳＩ内部のクロック信号が図２のｘに示される交番出力信号の出力箇所に出力されると、２個のＣＰＵの入出力情報の不一致を検出したにもかかわらず、交番出力（０と１が交互に表れる信号）を送出し、データの不一致を見逃すことが考えられる。
【００１２】
また、２線式検査回路の入力パターンは、前述の特開平４−１１９４３５号公報等に記載されているように、入力データバスのパリティにより２線式検査回路の出力が（０，１）になるパターンと、（１，０）になるパターンとに２分される。従って、出力が（０，１）になるパターンに属する入力が連続した場合、或いは、出力が（１，０）になるパターンに属する入力が連続した場合、入力が正常にもかかわらず、２線式検査回路の出力が固定してしまい、誤り表示回路の交番出力が停止し、データ不一致発生と区別できなくなるという不都合が発生してしまう。
【００１３】
さらに、誤り表示回路は、２個のＣＰＵのいずれか一方の読取信号及び書込信号を使用して発生させた照合タイミング信号（図２ではＡ系のＣＰＵの読取信号及び書込信号を使用して発生された照合タイミング信号が用いられている。）により駆動されるが、この照合タイミング信号の発生は、読取時あるいは書込時のみしか行われないことが考えられ、したがって、照合タイミング発生回路の故障モードによってはデータ不一致を見逃すおそれがあった。
【００１４】
そこで、本発明は、上記欠点を解決するためになされたものであって、その目的は、制御システムがＬＳＩ化されたときの線間短絡によりＬＳＩ内部のクロック信号が交番信号として出力されたときでも、データ不一致を効果的に検出することができ、また、２線式検査回路の出力が（０，１）になる入力パターン、あるいは（１，０）になる入力パターンが連続した場合でも、データ不一致発生と区別することができ、さらに、照合タイミング発生回路の故障モードによってデータの不一致を見逃すことのないバス照合回路を提供することにある。
【００１５】
【課題を解決するための手段】
本発明に係るバス照合回路は、上記目的を達成するために、同期して動作するＡ系、Ｂ系２個のＣＰＵの入出力情報をそれぞれ入力してそれら入出力情報対を比較する２線式検査回路と、比較された入出力情報対が一致しているときに前記入出力情報に対応する交番信号を出力し、比較された入出力情報対が不一致のときにその交番信号の出力を停止する誤り表示回路とを有するバス照合回路において、前記Ａ系、Ｂ系のＣＰＵのそれぞれの入出力情報に応じてＡ系、Ｂ系それぞれのパリティ信号を発生するＡ系、Ｂ系２つのパリティ生成回路と、対応する系のＣＰＵの読取信号又は書込信号によりそれぞれ起動されて所定の巡回符号を生成するＡ系、Ｂ系２つの巡回符号生成回路と、前記Ａ系、Ｂ系のパリティ生成回路から発生するパリティ信号と同系の巡回符号生成回路から発生する巡回符号を排他的論理和処理し、当該排他的論理和処理信号と同系のＣＰＵの入出力情報の一部を排他的論理和処理するＡ系、Ｂ系２つの排他的論理和処理部とを備え、前記２線式検査回路の一対の出力情報を前記巡回符号生成回路で生成された所定の巡回符号に置換する置換手段と、前記誤り表示回路の出力信号が前記所定の巡回符号か否かを照査する照査手段と、該照査手段の照査結果が前記所定の巡回符号であるときに、前記２つの入出力情報が一致していると判定し、前記所定の巡回符号でないときに、それら２つの入出力情報は不一致と判定する判定手段と、を有することを特徴としている。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は、一実施の形態に係るバス照合回路の概略構成図である。なお、上記図２と同一構成要素には同一符号を用いて説明する。
【００１７】
２線式検査回路イは、上記図２と同様に、２ビットのデータ対の比較を行うための複数の基本回路（図２の１参照）をツリー状に接続して構成され、２ｎビットのデータ対を比較できるように構成されている。
【００１８】
この２線式検査回路イには、同期して動作するＡ，Ｂ２つのＣＰＵ（図示せず）からそれぞれ送出されるＡ系データＤａ及びＢ系データＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを介してそれぞれ入力されるように構成されている。Ａ系データＤａ及びＢ系データＤｂは、ここでは３２ビットのデータＤａ0〜Ｄａ31，Ｄｂ0〜Ｄｂ31として示されている。また、これら両データＤａ，Ｄｂのうちの一方のデータ、例えばＡ系データＤａは、図示しない反転回路により反転処理されている。前述したように基本回路で比較する２ビットのデータ対は、Ａ，Ｂ２つのＣＰＵからそれぞれ送出されるＡ系データＤａとＢ系データＤｂの２ビットのデータ対であり、例えば、図２の一番左上の基本回路１には、２ビットのデータ対として、図の上からＡ系データＤａ0、Ｂ系データＤｂ0、Ａ系データＤａ1、Ｂ系データＤｂ1のように入力する。尚、Ａ系データＤａとＢ系データＤｂのうちの一方は反転処理されたものである。
【００１９】
図１中、１ａ，１ｂは、パリティ生成回路であって、２線式検査回路イにそれぞれ入力されるＡ系データバス，Ｂ系データバスのＡ系データＤａ，Ｂ系データＤｂのパリティにより１又は０のパリティ信号を出力できるように構成されている。そして、各パリティ生成回路の出力側は、排他的論理和ゲート（ＥＯＲ）３ａ，３ｂの一方の入力端子にそれぞれ入力されるように構成されている。
【００２０】
図１中、２ａ，２ｂは、本発明の所定の巡回符号の一種であるＭ系列符号をそれぞれ生成するＭ系列信号生成回路２ａ，２ｂであって、各系のＣＰＵ（図示せず）の読取信号ＲＤａ，ＲＤｂ及び書込信号ＷＤａ，ＷＤｂによりそれぞれ起動されるように構成されている。そして、各Ｍ系列信号生成回路２ａ，２ｂの出力側は、ＥＯＲ３ａ，３ｂの他方側の入力端子にそれぞれ入力されるように構成されている。これら各Ｍ系列信号生成回路２ａ，２ｂは、シフトレジスタとＥＯＲとで簡単に作ることができる。
【００２１】
ＥＯＲ４ａ，４ｂは、各系データＤａ，Ｄｂのうちの奇数個のデータ（図示の例では、Ｄａ0，Ｄｂ0の各１個のデータ）を取込んでそれぞれ反転処理ができるように構成されている。すなわち、ＥＯＲ４ａ，４ｂの一方の入力端子には、各系データＤａ，Ｄｂの一部がそれぞれ入力され、また、他方の入力端子には、ＥＯＲ３ａ，３ｂの出力がそれぞれ入力できるように構成されている。そして、各ＥＯＲ４ａ，４ｂの出力側は、２線式検査回路イの入力側に接続されている。なお、パリティ生成回路１ａ，１ｂ、ＥＯＲ３ａ，３ｂ、ＥＯＲ４ａ，４ｂ及びＭ系列信号生成回路２ａ，２ｂで、本発明の置換手段を構成している。
【００２２】
誤り表示回路ロは、上記図２と同様にＦ／Ｆ回路を含んで構成され、２線式検査回路イから出力される一対の出力情報として（１，０）と（０，１）が一定の周期内で変化して入力されている場合、その変化パターンに対応した交番出力を次の照査回路５に出力でき、また、その出力情報が（１，１）又は（０，０）に変化した場合、出力を固定して交番信号の出力を停止できるように構成されている。なお、交番出力とは、例えば２値論理における「１」と「０」が一定の周期内であるパターンをもって変化する信号である。
【００２３】
照査回路５は、Ａ系照合タイミング信号で起動されるように構成されていて、同様にＡ系照合タイミング信号で起動されるＭ系列信号生成回路６で発生されたＭ系列符号を用いて誤り表示回路ロの出力信号がＭ系列符号となっている否かを照査できるように構成されている。なお、図１の例では、Ａ系の照合タイミング信号を用いているが、Ｂ系のタイミングを用いることもできる。
【００２４】
上記構成のバス照合回路において、両系のデータＤａ，Ｄｂが一致しているときは、２線式検査回路イから出力される一対の出力情報は、（１，０）と（０，１）がＭ系列信号生成回路２ａで生成されるＭ系列符号と同じパターンで変化し誤り表示回路ロに入力され、誤り表示回路ロからはＭ系列符号に対応した交番信号が出力される。また、両系データＤａ，Ｄｂが不一致のときは、２線式検査回路イから出力される一対の出力情報は、（１，１）又は（０，０）となるので、誤り表示回路ロからの交番信号の出力は停止される。
【００２５】
誤り表示回路ロからの交番信号は、両系のデータＤａ，Ｄｂが一致しているときはＭ系列符号と同じパターンで変化する交番信号となるので、誤り表示回路ロの出力信号パターンとＭ系列信号生成回路６で発生されたＭ系列符号とを照査回路５で照査し、一致していれば両系データＤａ，Ｄｂが一致していると判定することができる。すなわち、図１のｘに示されるように、ＬＳＩ内部のクロック信号等の交番信号が誤り表示回路ロの出力に混入しても、両系データＤａ，Ｄｂが不一致にもかかわらず他の交番信号により一致していると判定されるのを効果的に防止することができる。
【００２６】
また、２線式検査回路イにそれぞれ入力される各系データＤａ，Ｄｂの状態に関係なく２線式検査回路イの出力が強制的にＭ系列符号に置換されるので、２線式検査回路イに入力されるデータが、（０，１）の出力になるパターンに属するデータ、或いは、（１，０）の出力になるパターンに属するデータが連続したときであっても、交番信号を生成することができる。
【００２７】
さらに、両Ｍ系列信号生成回路２ａ，２ｂは、両ＣＰＵ（図示せず）の読取信号ＲＤａ，ＲＤｂ又は書込信号ＷＤａ，ＷＤｂにより起動されるため、仮りに、Ａ系の読取信号ＲＤａが何らかの原因で途絶えるような異常が発生した場合、その読取信号ＲＤａに対応するＡ系のＭ系列符号が発生しないが、Ｍ系列信号生成回路２ｂは、Ｂ系の照合タイミングでＭ系列符号を発生しているので、２線式検査回路イにそれぞれ入力される各系データＤａ，ＤｂのデータＤａ0，Ｄｂ0の位相がずれ、２線式検査回路イの出力がＭ系列符号とならず、不一致が検出される。
【００２８】
照査回路５の出力側に設けられている図示しない監視リレーは、所定のＭ系列符号が所定の位相で誤り表示回路ロから発生されているときに照査回路５から発生する交番出力で扛上（ＯＮ）され、その所定のＭ系列符号が誤り表示回路ロから発生されないときに照査回路５からの交番出力停止で落下（ＯＦＦ）される。
【００２９】
【発明の効果】
本発明に係るバス照合回路によれば、ＬＳＩ内部のクロック信号等の交番信号により誤作動することがなくなる。
また、２線式検査回路に入力される２つの入出力情報について、出力（０，１）となるパターンに属する入出力情報、或いは、出力（１，０）となるパターンに属する入出力情報が連続しても所定の巡回符号の交番信号を得ることができる。
そして、各系のＭ系列信号生成回路を、同系のＣＰＵの読取信号又は書込信号によりそれぞれ起動しているので、２線式検査回路にそれぞれ入力される各系データの位相がずれることにより、照合タイミング発生回路の故障を検出することができる。
さらに、所定の巡回符号をＭ系列符号としたときは、簡単な回路構成でＭ系列符号を発生させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るバス照合回路の概略構成図である。
【図２】従来のバス照合回路の概略構成図である。
【符号の説明】
イ２線式検査回路
ロ誤り表示回路
１ａ，１ｂパリティ生成回路
２ａ，２ｂＭ系列信号生成回路
３ａ，３ｂ，４ａ，４ｂＥＯＲ

Claims

同期して動作するＡ系、Ｂ系２個のＣＰＵの入出力情報をそれぞれ入力してそれら入出力情報対を比較する２線式検査回路と、比較された入出力情報対が一致しているときに前記入出力情報に対応する交番信号を出力し、比較された入出力情報対が不一致のときにその交番信号の出力を停止する誤り表示回路とを有するバス照合回路において、
前記Ａ系、Ｂ系のＣＰＵのそれぞれの入出力情報に応じてＡ系、Ｂ系それぞれのパリティ信号を発生するＡ系、Ｂ系２つのパリティ生成回路と、対応する系のＣＰＵの読取信号又は書込信号によりそれぞれ起動されて所定の巡回符号を生成するＡ系、Ｂ系２つの巡回符号生成回路と、前記Ａ系、Ｂ系のパリティ生成回路から発生するパリティ信号と同系の巡回符号生成回路から発生する巡回符号を排他的論理和処理し、当該排他的論理和処理信号と同系のＣＰＵの入出力情報の一部を排他的論理和処理するＡ系、Ｂ系２つの排他的論理和処理部とを備え、前記２線式検査回路の一対の出力情報を前記巡回符号生成回路で生成された所定の巡回符号に置換する置換手段と、
前記誤り表示回路の出力信号が前記所定の巡回符号か否かを照査する照査手段と、
該照査手段の照査結果が前記所定の巡回符号であるときに、前記２つの入出力情報が一致していると判定し、前記所定の巡回符号でないときに、それら２つの入出力情報は不一致と判定する判定手段と、
を有することを特徴とするバス照合回路。
前記照査手段は、Ａ系とＢ系のいずれか一方のＣＰＵの読取信号又は書込信号により起動されて前記巡回符号生成回路と同じ所定の巡回符号を生成する別の巡回符号生成回路と、この別の巡回符号生成回路から出力される巡回符号と前記誤り表示回路の出力信号とを照査して両者が一致するときに前記誤り表示回路の出力信号と同じ交番信号を発生する照査回路とを備えて構成されたことを特徴とする請求項１に記載のバス照合回路。
所定の巡回符号は、Ｍ系列符号であることを特徴とする請求項１又は２に記載のバス照合回路。