JP2003044309A - バス照合回路 - Google Patents
バス照合回路Info
- Publication number
- JP2003044309A JP2003044309A JP2001227116A JP2001227116A JP2003044309A JP 2003044309 A JP2003044309 A JP 2003044309A JP 2001227116 A JP2001227116 A JP 2001227116A JP 2001227116 A JP2001227116 A JP 2001227116A JP 2003044309 A JP2003044309 A JP 2003044309A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- error display
- display circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩの内部クロック等からの交番信号、及
びＬＳＩの外部からの交番信号による誤動作を効果的に
防止する。 【解決手段】 同期して動作する２個のＣＰＵの入出力
情報をそれぞれ入力してそれら入出力情報対を比較する
２線式検査回路と、比較された入出力情報対が一致して
いるときに交番信号を出力し、比較された入出力情報対
が不一致のときにその交番信号の出力を停止する第１誤
り表示回路と、その第１誤り表示回路の交番信号の出力
の位相を１８０°反転処理する位相反転回路と、その位
相反転回路の出力信号及び前記第１誤り表示回路の交番
信号の出力を入力する第２誤り表示回路と、両出力信号
の位相が所定の反転関係にあるときに、その第２誤り表
示回路の交番信号の出力を継続させ、その所定の反転関
係が得られないときに、その第２誤り表示回路の交番信
号の出力を停止させる判定制御手段とからなる。
びＬＳＩの外部からの交番信号による誤動作を効果的に
防止する。 【解決手段】 同期して動作する２個のＣＰＵの入出力
情報をそれぞれ入力してそれら入出力情報対を比較する
２線式検査回路と、比較された入出力情報対が一致して
いるときに交番信号を出力し、比較された入出力情報対
が不一致のときにその交番信号の出力を停止する第１誤
り表示回路と、その第１誤り表示回路の交番信号の出力
の位相を１８０°反転処理する位相反転回路と、その位
相反転回路の出力信号及び前記第１誤り表示回路の交番
信号の出力を入力する第２誤り表示回路と、両出力信号
の位相が所定の反転関係にあるときに、その第２誤り表
示回路の交番信号の出力を継続させ、その所定の反転関
係が得られないときに、その第２誤り表示回路の交番信
号の出力を停止させる判定制御手段とからなる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高い安全性，信頼
性の要求されるバス同期２重系電子計算機に使用される
バス照合回路に関する。 【０００２】 【従来の技術】従来、例えば鉄道信号保安装置や産業ロ
ボットのように、高い安全性と高い信頼性の要求される
コンピュータを用いた制御システムとしてバス同期２重
系電子計算機が存在している。 【０００３】このバス同期２重系電子計算機は、同期し
た２個の演算処理部（ＣＰＵ）と、それらＣＰＵの処理
結果を照合するバス照合回路から構成されている。そし
て、そのバス照合回路は、２個のＣＰＵの入出力情報
（入力情報又は出力情報を意味している。）の一致，不
一致を比較するフェールセーフな比較回路と、不一致状
態を保持する誤り表示回路とから構成されている。 【０００４】２個のＣＰＵの入出力情報の一致，不一致
を比較するフェールセーフな比較回路としては、例えば
特開平４−１１９４３５号公報等に示されるような２線
式検査回路が知られている。 【０００５】図２は、２線式検査回路を用いたバス照合
回路の概略構成図である。この２線式検査回路イには、
図示しない同期したＡ，Ｂ２つのＣＰＵからそれぞれ送
出される入出力情報であるＡ系データＤａ及びＢ系デー
タＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを
介してそれぞれ入力されるように構成されている。入力
される両データＤａ，Ｄｂのうちの一方のデータ、例え
ばＡ系データＤａは、図示しない反転回路により反転処
理されている。 【０００６】２線式検査回路イは、周知の２線式検査回
路と同様に、２ビットのデータ対の比較を行うための複
数の基本回路１，１…をツリー状に接続して構成され、
２ｎビットのデータ対を比較できるように構成されてい
る。 【０００７】この２線式検査回路イは、一般に２値論理
における情報「１」に対する２線式符号（図２の最終段
の基本回路１の出力符号）は、（１，０）の出力であ
り、情報「０」に対する２線式符号は、（０，１）の出
力である。すなわち、２線式符号は、Ａ系データＤａ及
びＢ系データＤｂが一致しているとき、（１，０）又は
（０，１）の出力となり、これら符号出力が次の誤り表
示回路ロ′に入力される。 【０００８】誤り表示回路ロ′は、図示しないフリップ
フロップ回路（Ｆ／Ｆ回路）を含んで構成され、正規な
符号（１，０）の出力又は（０，１）の出力が入力され
ている間、交番出力を出力し、その正規の符号以外の符
号、例えば両系データＤａ，Ｄｂに不一致が発生して２
線式符号が（１，１）又は（０，０）の出力のときは、
交番出力が停止されるように構成されている。 【０００９】図２では省略されているが、誤り表示回路
ロ′の出力側には、トランスを介して駆動される監視リ
レーが接続されている。したがって、両系データＤａ，
Ｄｂが一致していて誤り表示回路ロ′から交番出力が出
力されている間は、監視リレーが扛上（ＯＮ）し、両系
データＤａ，Ｄｂに不一致が発生して誤り表示回路ロ′
からの交番出力が停止されると、監視リレーが落下（Ｏ
ＦＦ）する。 【００１０】 【発明が解決しようとする課題】しかしながら、上記従
来のバス照合回路は、２重系電子計算機を含む制御シス
テムがＬＳＩ化されるようになってきているので、その
ＬＳＩ化に対応したバス照合回路の出現が望まれてい
た。 【００１１】例えば、２重系電子計算機の制御システム
がＬＳＩ化された結果、線間短絡によりＬＳＩ内部のク
ロック信号が図２のに示される交番出力信号の出力箇
所に出力されると、誤り表示回路ロが２個のＣＰＵの入
出力情報の不一致を検出したにもかかわらず、交番出力
を監視リレーに送出し、データの不一致を見逃すことが
考えられる。 【００１２】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、制御システム
がＬＳＩ化されたときの線間短絡によりＬＳＩ内部のク
ロック信号が交番信号として出力されたときでも、デー
タ不一致を効果的に検出することができるバス照合回路
を提供することにある。 【００１３】 【課題を解決するための手段】本発明に係るバス照合回
路は、上記目的を達成するために、同期して動作する２
個のＣＰＵの入出力情報をそれぞれ入力してそれら入出
力情報対を比較する２線式検査回路と、比較された入出
力情報対が一致しているときに交番信号を出力し、比較
された入出力情報対が不一致のときにその交番信号の出
力を停止する第１誤り表示回路と、その第１誤り表示回
路の交番信号の出力の位相を１８０°反転処理する位相
反転回路と、その位相反転回路の出力信号及び前記第１
誤り表示回路の交番信号の出力を入力する第２誤り表示
回路と、前記位相反転回路の出力信号及び前記第１誤り
表示回路の出力信号の位相が所定の反転関係にあるとき
に、その第２誤り表示回路の交番信号の出力を継続さ
せ、その所定の反転関係が得られないときに、その第２
誤り表示回路の交番信号の出力を停止させる判定制御手
段と、を有することを特徴としている。 【００１４】 【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、一実施の形態に係るバス
照合回路の概略構成図である。なお、上記図２と同一構
成要素には同一符号を用いて説明する。 【００１５】２線式検査回路イは、上記図２と同様に、
２ビットのデータ対の比較を行うための複数の基本回路
（図２の１参照）をツリー状に接続して構成され、２ｎ
ビットのデータ対を比較できるように構成されている。 【００１６】この２線式検査回路イには、同期して動作
するＡ，Ｂ２つのＣＰＵ（図示せず）からそれぞれ送出
されるＡ系データＤａ及びＢ系データＤｂがＡ系データ
バスＢａ及びＢ系データバスＢｂを介してそれぞれ入力
されるように構成されている。Ａ系データＤａ及びＢ系
データＤｂは、所定の数ビット（例えば３２ビット）の
データで構成され、これら両データＤａ，Ｄｂのうちの
一方のデータ、例えばＡ系データＤａは、図示しない反
転回路により反転処理されている。そして、これらデー
タＤａ，Ｄｂは、２線式検査回路イにそれぞれ入力され
るように構成されている。 【００１７】第１誤り表示回路ロは、上記図２の誤り表
示回路ロ′と同様にＦ／Ｆ回路を含んで構成され、Ａ系
データＤａの読取信号ＲＤａ又は書込信号ＷＤａの照合
タイミングで２線式検査回路イから出力される一対の出
力情報が（１，０）又は（０，１）の場合、交番信号を
後述の第２誤り表示回路ハに出力でき、また、その出力
情報が（１，１）又は（０，０）の場合、第１誤り表示
回路ロからの交番信号の出力を停止できるように構成さ
れている。 【００１８】第２誤り表示回路ハは、上記第１誤り表示
回路ロと同様にＡ系データＤａの読取信号ＲＤａ又は書
込信号ＷＤａの照合タイミングで起動され、第１誤り表
示回路ロから出力される交番信号を位相反転回路ニで１
８０°位相反転した信号（反転信号）とその第１誤り表
示回路ロから出力される交番信号そのもの（非反転信
号）を入力し、反転信号及び非反転信号の位相状態を監
視できるように構成されているとともに、第１誤り表示
回路ロから入力した交番信号を監視リレーＲに出力する
ことができるように構成されている。したがって、監視
リレーＲは、第２誤り表示回路ハから交番信号が出力さ
れている間は扛上（ＯＮ）して正常状態を示す信号を出
力し、その交番信号が出力されなくなったときに落下
（ＯＦＦ）して異常状態を示す信号を出力することがで
きる。なお、位相反転回路ニまでは、一つのＬＳＩに納
められている。 【００１９】上記第２誤り表示回路ハは、入力した反転
信号及び非反転信号の位相関係が所定の状態に保たれて
いるときは正常と判定し、例えば、第１誤り表示回路ロ
の出力側、すなわち、ＬＳＩの外部にクロック信号等の
他の信号が誤って入力されると、両信号の位相関係が所
定の状態から外れたものとなるので、このときは、第２
誤り表示回路ハの交番信号の出力は停止される。 【００２０】上記構成のバス照合回路において、両系の
データＤａ，Ｄｂが一致しているときは、２線式検査回
路イから出力される一対の出力情報は、（１，０）又は
（０，１）となり第１誤り表示回路ロを介して第２誤り
表示回路ハに入力され、その第２誤り表示回路ハからは
交番信号が出力される。また、両系データＤａ，Ｄｂが
不一致のときは、２線式検査回路イから出力される一対
の出力情報は、（１，１）又は（０，０）となるので、
第１誤り表示回路ロからの交番信号の出力は停止され
る。また、第２誤り表示回路ハに入力される反転信号及
び非反転信号の位相関係が所定の位相関係でなくなった
ときは、第２誤り表示回路ハの交番信号の出力は停止さ
れる。 【００２１】第２誤り表示回路ハの出力側に設けられて
いる監視リレーＲは、第２誤り表示回路ハから交番信号
が出力されているときに扛上（ＯＮ）され、その交番信
号が出力されないときに落下（ＯＦＦ）される。 【００２２】なお、上述の例では、第１誤り表示回路ロ
及び第２誤り表示回路ハの照合タイミング信号としてＡ
系データＤａの読取信号ＲＤａ及び書込信号ＷＤａを使
用したが、これをＢ系データＤｂの読取信号ＲＤｂ及び
書込信号ＷＤｂとすることもできる。 【００２３】 【発明の効果】本発明に係るバス照合回路は、同期して
動作する２個のＣＰＵの入出力情報をそれぞれ入力して
それら入出力情報対を比較する２線式検査回路と、比較
された入出力情報対が一致しているときに交番信号を出
力し、比較された入出力情報対が不一致のときにその交
番信号の出力を停止する第１誤り表示回路と、その第１
誤り表示回路の交番信号の出力の位相を１８０°反転処
理する位相反転回路と、その位相反転回路の出力信号及
び前記第１誤り表示回路の交番信号の出力を入力する第
２誤り表示回路と、前記位相反転回路の出力信号及び前
記第１誤り表示回路の出力信号の位相が所定の反転関係
にあるときに、その第２誤り表示回路の交番信号の出力
を継続させ、その所定の反転関係が得られないときに、
その第２誤り表示回路の交番信号の出力を停止させる判
定制御手段とからなるので、ＬＳＩ内部のクロック信号
等の交番信号又はＬＳＩ外の交番信号により誤作動する
ことがなくなる。
性の要求されるバス同期２重系電子計算機に使用される
バス照合回路に関する。 【０００２】 【従来の技術】従来、例えば鉄道信号保安装置や産業ロ
ボットのように、高い安全性と高い信頼性の要求される
コンピュータを用いた制御システムとしてバス同期２重
系電子計算機が存在している。 【０００３】このバス同期２重系電子計算機は、同期し
た２個の演算処理部（ＣＰＵ）と、それらＣＰＵの処理
結果を照合するバス照合回路から構成されている。そし
て、そのバス照合回路は、２個のＣＰＵの入出力情報
（入力情報又は出力情報を意味している。）の一致，不
一致を比較するフェールセーフな比較回路と、不一致状
態を保持する誤り表示回路とから構成されている。 【０００４】２個のＣＰＵの入出力情報の一致，不一致
を比較するフェールセーフな比較回路としては、例えば
特開平４−１１９４３５号公報等に示されるような２線
式検査回路が知られている。 【０００５】図２は、２線式検査回路を用いたバス照合
回路の概略構成図である。この２線式検査回路イには、
図示しない同期したＡ，Ｂ２つのＣＰＵからそれぞれ送
出される入出力情報であるＡ系データＤａ及びＢ系デー
タＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを
介してそれぞれ入力されるように構成されている。入力
される両データＤａ，Ｄｂのうちの一方のデータ、例え
ばＡ系データＤａは、図示しない反転回路により反転処
理されている。 【０００６】２線式検査回路イは、周知の２線式検査回
路と同様に、２ビットのデータ対の比較を行うための複
数の基本回路１，１…をツリー状に接続して構成され、
２ｎビットのデータ対を比較できるように構成されてい
る。 【０００７】この２線式検査回路イは、一般に２値論理
における情報「１」に対する２線式符号（図２の最終段
の基本回路１の出力符号）は、（１，０）の出力であ
り、情報「０」に対する２線式符号は、（０，１）の出
力である。すなわち、２線式符号は、Ａ系データＤａ及
びＢ系データＤｂが一致しているとき、（１，０）又は
（０，１）の出力となり、これら符号出力が次の誤り表
示回路ロ′に入力される。 【０００８】誤り表示回路ロ′は、図示しないフリップ
フロップ回路（Ｆ／Ｆ回路）を含んで構成され、正規な
符号（１，０）の出力又は（０，１）の出力が入力され
ている間、交番出力を出力し、その正規の符号以外の符
号、例えば両系データＤａ，Ｄｂに不一致が発生して２
線式符号が（１，１）又は（０，０）の出力のときは、
交番出力が停止されるように構成されている。 【０００９】図２では省略されているが、誤り表示回路
ロ′の出力側には、トランスを介して駆動される監視リ
レーが接続されている。したがって、両系データＤａ，
Ｄｂが一致していて誤り表示回路ロ′から交番出力が出
力されている間は、監視リレーが扛上（ＯＮ）し、両系
データＤａ，Ｄｂに不一致が発生して誤り表示回路ロ′
からの交番出力が停止されると、監視リレーが落下（Ｏ
ＦＦ）する。 【００１０】 【発明が解決しようとする課題】しかしながら、上記従
来のバス照合回路は、２重系電子計算機を含む制御シス
テムがＬＳＩ化されるようになってきているので、その
ＬＳＩ化に対応したバス照合回路の出現が望まれてい
た。 【００１１】例えば、２重系電子計算機の制御システム
がＬＳＩ化された結果、線間短絡によりＬＳＩ内部のク
ロック信号が図２のに示される交番出力信号の出力箇
所に出力されると、誤り表示回路ロが２個のＣＰＵの入
出力情報の不一致を検出したにもかかわらず、交番出力
を監視リレーに送出し、データの不一致を見逃すことが
考えられる。 【００１２】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、制御システム
がＬＳＩ化されたときの線間短絡によりＬＳＩ内部のク
ロック信号が交番信号として出力されたときでも、デー
タ不一致を効果的に検出することができるバス照合回路
を提供することにある。 【００１３】 【課題を解決するための手段】本発明に係るバス照合回
路は、上記目的を達成するために、同期して動作する２
個のＣＰＵの入出力情報をそれぞれ入力してそれら入出
力情報対を比較する２線式検査回路と、比較された入出
力情報対が一致しているときに交番信号を出力し、比較
された入出力情報対が不一致のときにその交番信号の出
力を停止する第１誤り表示回路と、その第１誤り表示回
路の交番信号の出力の位相を１８０°反転処理する位相
反転回路と、その位相反転回路の出力信号及び前記第１
誤り表示回路の交番信号の出力を入力する第２誤り表示
回路と、前記位相反転回路の出力信号及び前記第１誤り
表示回路の出力信号の位相が所定の反転関係にあるとき
に、その第２誤り表示回路の交番信号の出力を継続さ
せ、その所定の反転関係が得られないときに、その第２
誤り表示回路の交番信号の出力を停止させる判定制御手
段と、を有することを特徴としている。 【００１４】 【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、一実施の形態に係るバス
照合回路の概略構成図である。なお、上記図２と同一構
成要素には同一符号を用いて説明する。 【００１５】２線式検査回路イは、上記図２と同様に、
２ビットのデータ対の比較を行うための複数の基本回路
（図２の１参照）をツリー状に接続して構成され、２ｎ
ビットのデータ対を比較できるように構成されている。 【００１６】この２線式検査回路イには、同期して動作
するＡ，Ｂ２つのＣＰＵ（図示せず）からそれぞれ送出
されるＡ系データＤａ及びＢ系データＤｂがＡ系データ
バスＢａ及びＢ系データバスＢｂを介してそれぞれ入力
されるように構成されている。Ａ系データＤａ及びＢ系
データＤｂは、所定の数ビット（例えば３２ビット）の
データで構成され、これら両データＤａ，Ｄｂのうちの
一方のデータ、例えばＡ系データＤａは、図示しない反
転回路により反転処理されている。そして、これらデー
タＤａ，Ｄｂは、２線式検査回路イにそれぞれ入力され
るように構成されている。 【００１７】第１誤り表示回路ロは、上記図２の誤り表
示回路ロ′と同様にＦ／Ｆ回路を含んで構成され、Ａ系
データＤａの読取信号ＲＤａ又は書込信号ＷＤａの照合
タイミングで２線式検査回路イから出力される一対の出
力情報が（１，０）又は（０，１）の場合、交番信号を
後述の第２誤り表示回路ハに出力でき、また、その出力
情報が（１，１）又は（０，０）の場合、第１誤り表示
回路ロからの交番信号の出力を停止できるように構成さ
れている。 【００１８】第２誤り表示回路ハは、上記第１誤り表示
回路ロと同様にＡ系データＤａの読取信号ＲＤａ又は書
込信号ＷＤａの照合タイミングで起動され、第１誤り表
示回路ロから出力される交番信号を位相反転回路ニで１
８０°位相反転した信号（反転信号）とその第１誤り表
示回路ロから出力される交番信号そのもの（非反転信
号）を入力し、反転信号及び非反転信号の位相状態を監
視できるように構成されているとともに、第１誤り表示
回路ロから入力した交番信号を監視リレーＲに出力する
ことができるように構成されている。したがって、監視
リレーＲは、第２誤り表示回路ハから交番信号が出力さ
れている間は扛上（ＯＮ）して正常状態を示す信号を出
力し、その交番信号が出力されなくなったときに落下
（ＯＦＦ）して異常状態を示す信号を出力することがで
きる。なお、位相反転回路ニまでは、一つのＬＳＩに納
められている。 【００１９】上記第２誤り表示回路ハは、入力した反転
信号及び非反転信号の位相関係が所定の状態に保たれて
いるときは正常と判定し、例えば、第１誤り表示回路ロ
の出力側、すなわち、ＬＳＩの外部にクロック信号等の
他の信号が誤って入力されると、両信号の位相関係が所
定の状態から外れたものとなるので、このときは、第２
誤り表示回路ハの交番信号の出力は停止される。 【００２０】上記構成のバス照合回路において、両系の
データＤａ，Ｄｂが一致しているときは、２線式検査回
路イから出力される一対の出力情報は、（１，０）又は
（０，１）となり第１誤り表示回路ロを介して第２誤り
表示回路ハに入力され、その第２誤り表示回路ハからは
交番信号が出力される。また、両系データＤａ，Ｄｂが
不一致のときは、２線式検査回路イから出力される一対
の出力情報は、（１，１）又は（０，０）となるので、
第１誤り表示回路ロからの交番信号の出力は停止され
る。また、第２誤り表示回路ハに入力される反転信号及
び非反転信号の位相関係が所定の位相関係でなくなった
ときは、第２誤り表示回路ハの交番信号の出力は停止さ
れる。 【００２１】第２誤り表示回路ハの出力側に設けられて
いる監視リレーＲは、第２誤り表示回路ハから交番信号
が出力されているときに扛上（ＯＮ）され、その交番信
号が出力されないときに落下（ＯＦＦ）される。 【００２２】なお、上述の例では、第１誤り表示回路ロ
及び第２誤り表示回路ハの照合タイミング信号としてＡ
系データＤａの読取信号ＲＤａ及び書込信号ＷＤａを使
用したが、これをＢ系データＤｂの読取信号ＲＤｂ及び
書込信号ＷＤｂとすることもできる。 【００２３】 【発明の効果】本発明に係るバス照合回路は、同期して
動作する２個のＣＰＵの入出力情報をそれぞれ入力して
それら入出力情報対を比較する２線式検査回路と、比較
された入出力情報対が一致しているときに交番信号を出
力し、比較された入出力情報対が不一致のときにその交
番信号の出力を停止する第１誤り表示回路と、その第１
誤り表示回路の交番信号の出力の位相を１８０°反転処
理する位相反転回路と、その位相反転回路の出力信号及
び前記第１誤り表示回路の交番信号の出力を入力する第
２誤り表示回路と、前記位相反転回路の出力信号及び前
記第１誤り表示回路の出力信号の位相が所定の反転関係
にあるときに、その第２誤り表示回路の交番信号の出力
を継続させ、その所定の反転関係が得られないときに、
その第２誤り表示回路の交番信号の出力を停止させる判
定制御手段とからなるので、ＬＳＩ内部のクロック信号
等の交番信号又はＬＳＩ外の交番信号により誤作動する
ことがなくなる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るバス照合回路の概
略構成図である。 【図２】従来のバス照合回路の概略構成図である。 【符号の説明】 イ ２線式検査回路 ロ 第１誤り表示回路 ハ 第２誤り表示回路 ニ 位相反転回路 Ｒ 監視リレー Ｂａ Ａ系データバス Ｂｂ Ｂ系データバス Ｄａ Ａ系データ Ｄｂ Ｂ系データ
略構成図である。 【図２】従来のバス照合回路の概略構成図である。 【符号の説明】 イ ２線式検査回路 ロ 第１誤り表示回路 ハ 第２誤り表示回路 ニ 位相反転回路 Ｒ 監視リレー Ｂａ Ａ系データバス Ｂｂ Ｂ系データバス Ｄａ Ａ系データ Ｄｂ Ｂ系データ
Claims (1)
- 【特許請求の範囲】 【請求項１】 同期して動作する２個のＣＰＵの入出力
情報をそれぞれ入力してそれら入出力情報対を比較する
２線式検査回路と、 比較された入出力情報対が一致しているときに交番信号
を出力し、比較された入出力情報対が不一致のときにそ
の交番信号の出力を停止する第１誤り表示回路と、 前記第１誤り表示回路の交番信号の出力の位相を１８０
°反転処理する位相反転回路と、 前記位相反転回路の出力信号及び前記第１誤り表示回路
の交番信号の出力を入力する第２誤り表示回路と、 前記位相反転回路の出力信号及び前記第１誤り表示回路
の出力信号の位相が所定の反転関係にあるときに、その
第２誤り表示回路の交番信号の出力を継続させ、その所
定の反転関係が得られないときに、その第２誤り表示回
路の交番信号の出力を停止させる判定制御手段と、 を有することを特徴とするバス照合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001227116A JP2003044309A (ja) | 2001-07-27 | 2001-07-27 | バス照合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001227116A JP2003044309A (ja) | 2001-07-27 | 2001-07-27 | バス照合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003044309A true JP2003044309A (ja) | 2003-02-14 |
Family
ID=19059825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001227116A Pending JP2003044309A (ja) | 2001-07-27 | 2001-07-27 | バス照合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003044309A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100958744B1 (ko) | 2008-04-11 | 2010-05-19 | 주식회사 에스티에프 | 차량용 개인 식별 제어 시스템의 오동작 방지 방법 및 장치 |
| JP2011028685A (ja) * | 2009-07-29 | 2011-02-10 | Nippon Signal Co Ltd:The | 二重化データ処理回路 |
| JP2014174648A (ja) * | 2013-03-06 | 2014-09-22 | Daido Signal Co Ltd | バス照合回路および集積回路装置 |
-
2001
- 2001-07-27 JP JP2001227116A patent/JP2003044309A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100958744B1 (ko) | 2008-04-11 | 2010-05-19 | 주식회사 에스티에프 | 차량용 개인 식별 제어 시스템의 오동작 방지 방법 및 장치 |
| JP2011028685A (ja) * | 2009-07-29 | 2011-02-10 | Nippon Signal Co Ltd:The | 二重化データ処理回路 |
| JP2014174648A (ja) * | 2013-03-06 | 2014-09-22 | Daido Signal Co Ltd | バス照合回路および集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7890797B2 (en) | Vehicle including a processor system having fault tolerance | |
| US5794167A (en) | Microprocessor based reliability system applicable, in particular, to the field of rail transport | |
| US4843608A (en) | Cross-coupled checking circuit | |
| JPH04241035A (ja) | 二重化バス制御方法及び装置 | |
| JPH02110388A (ja) | 集積回路モジュール | |
| JP4454538B2 (ja) | 多重系電子計算機 | |
| JP2003044309A (ja) | バス照合回路 | |
| JP2510472B2 (ja) | 鉄道保安装置 | |
| JP2002247012A (ja) | バス照合回路 | |
| US5687310A (en) | System for generating error signal to indicate mismatch in commands and preventing processing data associated with the received commands when mismatch command has been determined | |
| JP2006178730A (ja) | 安全信号ｉ／ｆ装置およびその二重化信号入力処理方法 | |
| JP2978220B2 (ja) | フェイルセイフ比較回路 | |
| JP4647128B2 (ja) | バス照合回路 | |
| JP6032813B2 (ja) | バス照合回路および集積回路装置 | |
| JP4748871B2 (ja) | ワンチップマイクロコントローラシステム | |
| JP2908322B2 (ja) | Ｃｐｕシステム | |
| JPS6042510B2 (ja) | 共通バス使用権の優先制御方式 | |
| JP3361919B2 (ja) | プログラマブルコントローラ | |
| JP2825464B2 (ja) | 通信装置 | |
| JPS58212224A (ja) | 解読器チエツク方式 | |
| JPH06168151A (ja) | ２重化計算機システム | |
| JPS62160539A (ja) | 中央処理装置の多重化チエツク方式 | |
| JPH09179836A (ja) | 多重化計算機およびその障害検出処理方法 | |
| JPH01103761A (ja) | 多重系バス同期システムの故障診断装置 | |
| JPH06331706A (ja) | Ｌｓｉの動作検証回路 |