JP2010073083A - フォルト検出回路 - Google Patents
フォルト検出回路 Download PDFInfo
- Publication number
- JP2010073083A JP2010073083A JP2008242102A JP2008242102A JP2010073083A JP 2010073083 A JP2010073083 A JP 2010073083A JP 2008242102 A JP2008242102 A JP 2008242102A JP 2008242102 A JP2008242102 A JP 2008242102A JP 2010073083 A JP2010073083 A JP 2010073083A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flop
- flip
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Detection And Correction Of Errors (AREA)
- Retry When Errors Occur (AREA)
Abstract
【解決手段】論理回路20を自己双対関数によって設計し、外部から同じ内容のデータを2回入力する。論理回路20では、転送1回目のデータが反転されずに演算され、この結果が第4フリップフロップ32に保持され、転送2回目のデータが反転されて演算され、この結果が第3フリップフロップ31に保持される。これにより、出力側エラー検出回路34によって、第4フリップフロップ32に保持されたデータと、第3フリップフロップ31に保持されたデータとが比較され、各データが異なるときにはエラーが出力される。
【選択図】図1
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示されるフォルト検出回路は、例えばデジタル回路においてデータを転送する際にデータが正しく転送されたか否かを検出するものである。
上記実施形態では、データ入力回路10が複数設けられているが、これは冗長性を高めるためであり、1つだけでも良いし、3つ以上設けられていても良い。
11 第1フリップフロップ
12 第2フリップフロップ
13 入力側選択回路
14 入力側エラー検出回路
20 論理回路
30 データ出力回路
31 第3フリップフロップ
32 第4フリップフロップ
33 出力側選択回路
34 出力側エラー検出回路
40 中継回路
50 エラー出力回路
Claims (2)
- 外部から同じ内容のデータが2回入力されるようになっており、1回目に入力されたデータと2回目に入力されたデータとに基づいてデータ転送のエラー検出を行うフォルト検出回路であって、
変数で表現された論理関数において前記変数の否定をとり、かつ、論理関数全体の否定をとると前記変数で表現された論理関数と等しいという自己双対関数に従って演算を行い、その結果を出力する論理回路(20)と、
前記データを保持する第1フリップフロップ(11)と、クロックに従って前記第1フリップフロップ(11)に保持されたデータを保持する第2フリップフロップ(12)と、前記第1フリップフロップ(11)に保持されたデータを前記論理回路(20)に入力する一方、前記第2フリップフロップ(12)に保持されたデータを反転させて前記論理回路(20)に入力する入力側選択回路(13)と、前記第1フリップフロップ(11)に保持されたデータおよび前記第2フリップフロップ(12)に保持されたデータを入力し、前記各データが異なる値であるとき、エラーを出力する入力側エラー検出回路(14)とを備えたデータ入力回路(10)と、
前記論理回路(20)から出力された演算結果を保持する第3フリップフロップ(31)と、前記クロックに従って前記第3フリップフロップ(31)に保持された前記演算結果を保持する第4フリップフロップ(32)と、前記第3フリップフロップ(31)に保持されたデータを外部に出力する一方、前記第4フリップフロップ(32)に保持されたデータを反転させて外部に出力する出力側選択回路(33)と、前記第3フリップフロップ(31)に保持されたデータおよび前記第4フリップフロップ(32)に保持されたデータを入力し、前記各データが異なる値であるとき、エラーを出力する出力側エラー検出回路(34)とを備えたデータ出力回路(30)とを備えており、
前記データ入力回路(10)の前記第1フリップフロップ(11)に外部から1回目のデータの入力がなされたとき、前記クロックに従って、前記1回目のデータは前記第1フリップフロップ(11)から前記入力側選択回路(13)を介して前記論理回路(20)に入力されて演算され、前記論理回路(20)の1回目の演算結果が前記第3フリップフロップ(31)に保持され、
前記データ入力回路(10)の前記第1フリップフロップ(11)に外部から2回目のデータの入力がなされたとき、前記クロックに従って、前記第3フリップフロップ(31)に保持された前記1回目の演算結果が前記第4フリップフロップ(32)に保持されると共に、前記第1フリップフロップ(11)に入力された前記2回目のデータが前記第2フリップフロップ(12)に入力されて保持され、さらに前記第2フリップフロップ(12)から前記入力側選択回路(13)を介して反転されて前記論理回路(20)に入力されて演算され、前記論理回路(20)の2回目の演算結果が前記第3フリップフロップ(31)に保持されるようになっており、
前記入力側エラー検出回路(14)は、前記第1フリップフロップ(11)に保持された前記1回目のデータと前記第2フリップフロップ(12)に保持された前記2回目のデータとを比較し、前記各データが等しいときにはエラーを出力しない一方、前記各データが異なるときにはエラーを出力し、
前記出力側エラー検出回路(34)は、前記第4フリップフロップ(32)に保持された前記1回目の演算結果と前記第3フリップフロップ(31)に保持された前記2回目の演算結果とを比較し、前記1回目のデータが反転されずに演算された前記1回目の演算結果と前記2回目のデータが反転されて演算された結果とが前記自己双対関数の性質から等しいときにはエラーを出力しない一方、異なるときにはエラーを出力することを特徴とするフォルト検出回路。 - 前記入力側エラー検出回路(14)の出力と前記出力側エラー検出回路(34)の出力とをそれぞれ入力し、前記各出力すべてがエラーを示すものでないときにはエラーを出力しない一方、前記各出力のうち少なくとも1つがエラーを示すものであるときエラーを出力する中継回路(40)と、
前記クロックを入力し、該クロックを2分周した2分周信号を生成して出力する2分周用フリップフロップ(45)と、
前記2分周用フリップフロップ(45)から入力される前記2分周信号に従って、前記中継回路(40)の出力を前記2回目のデータの転送ごとに外部に出力するエラー出力回路(50)とを備えていることを特徴とする請求項1に記載のフォルト検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242102A JP5104690B2 (ja) | 2008-09-22 | 2008-09-22 | フォルト検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242102A JP5104690B2 (ja) | 2008-09-22 | 2008-09-22 | フォルト検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073083A true JP2010073083A (ja) | 2010-04-02 |
JP5104690B2 JP5104690B2 (ja) | 2012-12-19 |
Family
ID=42204770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008242102A Expired - Fee Related JP5104690B2 (ja) | 2008-09-22 | 2008-09-22 | フォルト検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5104690B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013196A (ja) * | 2002-06-03 | 2004-01-15 | Fujitsu Ltd | レジスタ回路 |
-
2008
- 2008-09-22 JP JP2008242102A patent/JP5104690B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013196A (ja) * | 2002-06-03 | 2004-01-15 | Fujitsu Ltd | レジスタ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5104690B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6050083B2 (ja) | 半導体装置 | |
US7702992B2 (en) | Semiconductor integrated circuit with flip-flops having increased reliability | |
US9535784B2 (en) | Self monitoring and self repairing ECC | |
KR102267860B1 (ko) | 결함 탐지를 가진 오류 정정 하드웨어 | |
JP6266239B2 (ja) | マイクロコンピュータ | |
JP3229070B2 (ja) | 多数決回路及び制御ユニット及び多数決用半導体集積回路 | |
JP6368034B2 (ja) | データ処理装置 | |
JP4793741B2 (ja) | 誤り訂正回路、誤り訂正方法 | |
JP6373154B2 (ja) | 半導体装置 | |
US20230384374A1 (en) | Method and circuit for performing error detection on a clock gated register signal | |
JP5104690B2 (ja) | フォルト検出回路 | |
CN116893927A (zh) | 用于对时钟选通寄存器信号执行错误检测的方法和电路 | |
JP2003316599A (ja) | 集積回路 | |
JP2010102565A (ja) | 二重化制御装置 | |
JP4582930B2 (ja) | バス照合回路 | |
Lo et al. | Towards an adaptable bit-width NMR voter for multiple error masking | |
US9542266B2 (en) | Semiconductor integrated circuit and method of processing in semiconductor integrated circuit | |
JP2010073285A (ja) | 情報処理装置 | |
JP6588068B2 (ja) | マイクロコンピュータ | |
JP6032813B2 (ja) | バス照合回路および集積回路装置 | |
JP5925925B2 (ja) | 診断付き出力装置 | |
Sahana et al. | Application of Error Detection and Correction Techniques to Self-Checking VLSI Systems: An Overview | |
GB2617176A (en) | Method and circuit for performing error detection on a clock gated register signal | |
US20100223527A1 (en) | Data protection circuit, data protection method, and data processing apparatus | |
JP4647128B2 (ja) | バス照合回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |