JPH0760391B2 - 誤り訂正機構 - Google Patents
誤り訂正機構Info
- Publication number
- JPH0760391B2 JPH0760391B2 JP61137006A JP13700686A JPH0760391B2 JP H0760391 B2 JPH0760391 B2 JP H0760391B2 JP 61137006 A JP61137006 A JP 61137006A JP 13700686 A JP13700686 A JP 13700686A JP H0760391 B2 JPH0760391 B2 JP H0760391B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- error correction
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 技術分野 本発明は誤り訂正機構に関し、特に格納手段を二重に持
ち、誤り訂正回路を有する誤り訂正機構に関する。
ち、誤り訂正回路を有する誤り訂正機構に関する。
従来技術 現在、情報処理装置の多くはLSI（大規模集積回路）で
実現されており、LSIの大きさにより格納手段の出力ピ
ンの数が限定されていて十分な個数の出力ピンを出せな
いため、または、遅延時間のために格納手段を二重に持
つ場合がある。このような場合には第１の格納手段から
読出したデータに単一誤りがあると、ハミング符号を用
いた単一誤り訂正回路によって訂正するが、第２の格納
手段で単一誤りがあっても両方の格納手段から読出した
データを比較して誤りの検出はするが訂正はしていなか
った。
実現されており、LSIの大きさにより格納手段の出力ピ
ンの数が限定されていて十分な個数の出力ピンを出せな
いため、または、遅延時間のために格納手段を二重に持
つ場合がある。このような場合には第１の格納手段から
読出したデータに単一誤りがあると、ハミング符号を用
いた単一誤り訂正回路によって訂正するが、第２の格納
手段で単一誤りがあっても両方の格納手段から読出した
データを比較して誤りの検出はするが訂正はしていなか
った。
このような従来の誤り訂正機構では、第２の格納手段に
関して単一誤りの訂正をしていなかったので、その原因
が第２の格納手段の間欠障害で、もう一度格納しなおせ
ば正常に動作する場合でも情報処理装置の仕事の流れが
しばらく中断したり、あるいは、システムダウンするこ
とになり、情報処理装置の信頼度を下げてしまうという
欠点がある。
関して単一誤りの訂正をしていなかったので、その原因
が第２の格納手段の間欠障害で、もう一度格納しなおせ
ば正常に動作する場合でも情報処理装置の仕事の流れが
しばらく中断したり、あるいは、システムダウンするこ
とになり、情報処理装置の信頼度を下げてしまうという
欠点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、情報処理装置の信頼性を向上させること
ができる誤り訂正機構の提供を目的とする。
されたもので、情報処理装置の信頼性を向上させること
ができる誤り訂正機構の提供を目的とする。
発明の構成 本発明による誤り訂正機構は、入力データを格納する第
１及び第２の格納手段と、第１の格納手段から読出した
データの誤りを検出して訂正する誤り訂正回路とを有す
る誤り訂正機構であって、前記誤り訂正回路で誤りが検
出されたときに前記誤り訂正回路で訂正されたデータを
選択して前記第１の格納手段に格納する第１の選択手段
と、前記第１の格納手段のデータと前記第２の格納手段
のデータとの比較結果が不一致を示しかつ前記誤り訂正
回路で誤りが検出されないときに前記第１の格納手段の
出力を選択して前記第２の格納手段に格納するとともに
前記誤り訂正回路で誤りが検出されたときに前記第１の
選択手段の出力を選択して前記第２の格納手段に格納す
る第２の選択手段とを有することを特徴とする。
１及び第２の格納手段と、第１の格納手段から読出した
データの誤りを検出して訂正する誤り訂正回路とを有す
る誤り訂正機構であって、前記誤り訂正回路で誤りが検
出されたときに前記誤り訂正回路で訂正されたデータを
選択して前記第１の格納手段に格納する第１の選択手段
と、前記第１の格納手段のデータと前記第２の格納手段
のデータとの比較結果が不一致を示しかつ前記誤り訂正
回路で誤りが検出されないときに前記第１の格納手段の
出力を選択して前記第２の格納手段に格納するとともに
前記誤り訂正回路で誤りが検出されたときに前記第１の
選択手段の出力を選択して前記第２の格納手段に格納す
る第２の選択手段とを有することを特徴とする。
実施例 次に本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
において、セレクタ１は１ビットエラー指示信号線14が
「１」の時に、単一誤り訂正回路（以下EDACとする）３
から訂正データ信号線13で送られてくるデータを選択
し、１ビットエラー指示信号線14が「０」の時に、デー
タ信号線11で送られてくるデータを選択して出力する。
において、セレクタ１は１ビットエラー指示信号線14が
「１」の時に、単一誤り訂正回路（以下EDACとする）３
から訂正データ信号線13で送られてくるデータを選択
し、１ビットエラー指示信号線14が「０」の時に、デー
タ信号線11で送られてくるデータを選択して出力する。
レジスタ２（第１の格納手段）はオア回路７の出力が
「１」の時に、セレクタ１の出力データを格納する。ED
AC3はレジスタ２から読出したデータが１ビット誤って
いる場合に、１ビットエラー指示信号線14を「１」に
し、かつ１ビット誤りを訂正して訂正データ信号線13で
出力する。
「１」の時に、セレクタ１の出力データを格納する。ED
AC3はレジスタ２から読出したデータが１ビット誤って
いる場合に、１ビットエラー指示信号線14を「１」に
し、かつ１ビット誤りを訂正して訂正データ信号線13で
出力する。
セレクタ４はレジスタ２選択指示信号線16が「０」の時
に、セレクタ１の出力を選択し、レジスタ２選択指示信
号線16が「１」の時に、レジスタ２の出力を選択して出
力する。
に、セレクタ１の出力を選択し、レジスタ２選択指示信
号線16が「１」の時に、レジスタ２の出力を選択して出
力する。
レジスタ５（第２の格納手段）はオア回路８の出力が
「１」時に、セレクタ４の出力データを格納する。比較
器６はレジスタ２から読出したデータとレジスタ５から
読出したデータとを比較して、これらのデータが異なる
時には不一致指示信号線１を「１」にし、これらのデー
タが同じ時には不一致指示信号線15を「０」にする。
「１」時に、セレクタ４の出力データを格納する。比較
器６はレジスタ２から読出したデータとレジスタ５から
読出したデータとを比較して、これらのデータが異なる
時には不一致指示信号線１を「１」にし、これらのデー
タが同じ時には不一致指示信号線15を「０」にする。
オア回路７はデータ送信指示信号線12と１ビットエラー
指示信号線14との論理和を出力する。データ送信指示信
号線12はデータ信号線11で送られてくるデータが更新さ
れた時に「１」となり、更新されなかった時には「０」
となる。オア回路８はオア回路７の出力と不一致指示信
号線15との論理和を出力する。インバータ９は１ビット
エラー指示信号線14を反転し、アンド回路10はインバー
タ９の出力と不一致指示信号線15との論理積を出力す
る。
指示信号線14との論理和を出力する。データ送信指示信
号線12はデータ信号線11で送られてくるデータが更新さ
れた時に「１」となり、更新されなかった時には「０」
となる。オア回路８はオア回路７の出力と不一致指示信
号線15との論理和を出力する。インバータ９は１ビット
エラー指示信号線14を反転し、アンド回路10はインバー
タ９の出力と不一致指示信号線15との論理積を出力す
る。
レジスタ２とレジスタ５とにデータの誤りがない状態に
おいて、データ信号線11でデータが送られてきてデータ
送信指示信号線12が「１」になると、オア回路７とオア
回路８とは出力が「１」となり、セレクタ１はデータ信
号線11を選択し、セレクタ４はセレクタ１を選択するの
でレジスタ2,5にはデータ信号線11のデータが格納され
る。
おいて、データ信号線11でデータが送られてきてデータ
送信指示信号線12が「１」になると、オア回路７とオア
回路８とは出力が「１」となり、セレクタ１はデータ信
号線11を選択し、セレクタ４はセレクタ１を選択するの
でレジスタ2,5にはデータ信号線11のデータが格納され
る。
次にレジスタ２から読出したデータが１ビット誤ってい
た場合を考える。この時はレジスタ２から読出したデー
タとレジスタ５から読出したデータとの比較結果の一致
不一致にかかわらず、オア回路７とオア回路８とは出力
が「１」となり、セレクタ１は訂正データ信号線13を選
択し、セレクタ４はセレクタ１を選択するので、レジス
タ2,5には夫々レジスタ２から読出したデータの１ビッ
ト誤りをEDAC3で訂正したデータが格納される。
た場合を考える。この時はレジスタ２から読出したデー
タとレジスタ５から読出したデータとの比較結果の一致
不一致にかかわらず、オア回路７とオア回路８とは出力
が「１」となり、セレクタ１は訂正データ信号線13を選
択し、セレクタ４はセレクタ１を選択するので、レジス
タ2,5には夫々レジスタ２から読出したデータの１ビッ
ト誤りをEDAC3で訂正したデータが格納される。
レジスタ２から読出したデータは正常であるが、レジス
タ５から読出したデータと異なる場合には、オア回路７
の出力は「０」になり、オア回路８の出力は「１」とな
って、セレクタ４はレジスタ２の出力を選択するので、
レジスタ２は更新されず、レジスタ５にはレジスタ２の
データが格納される。
タ５から読出したデータと異なる場合には、オア回路７
の出力は「０」になり、オア回路８の出力は「１」とな
って、セレクタ４はレジスタ２の出力を選択するので、
レジスタ２は更新されず、レジスタ５にはレジスタ２の
データが格納される。
このように、EDAC3の検出結果に応じてレジスタ2,5に夫
々EDAC3で訂正したデータを格納し、レジスタ2,5の夫々
のデータの比較結果に応じてレジスタ２のデータをレジ
スタ５に格納するようにすることによって、レジスタ２
に格納されたデータとレジスタ５に格納されたデータと
の１ビット誤りが訂正される。
々EDAC3で訂正したデータを格納し、レジスタ2,5の夫々
のデータの比較結果に応じてレジスタ２のデータをレジ
スタ５に格納するようにすることによって、レジスタ２
に格納されたデータとレジスタ５に格納されたデータと
の１ビット誤りが訂正される。
発明の効果 以上説明したように本発明によれば、二重の格納手段か
ら夫々読出されたデータの比較結果に応じて一方の格納
手段に格納された誤りのないデータを他方の格納手段に
格納し、誤り訂正回路からの検出結果に応じて誤り訂正
回路で訂正されたデータを格納手段に夫々格納すること
によって、格納手段に格納されたデータの誤りが訂正さ
れ、情報処理装置の信頼性を向上させることができると
いう効果がある。
ら夫々読出されたデータの比較結果に応じて一方の格納
手段に格納された誤りのないデータを他方の格納手段に
格納し、誤り訂正回路からの検出結果に応じて誤り訂正
回路で訂正されたデータを格納手段に夫々格納すること
によって、格納手段に格納されたデータの誤りが訂正さ
れ、情報処理装置の信頼性を向上させることができると
いう効果がある。
第１図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 1,4……セレクタ 2,5……レジスタ ３……単一誤り訂正回路（EDAC） ６……比較器 7,8……オア回路 ９……インバータ 10……アンド回路
Claims (1)
- 【請求項１】入力データを格納する第１及び第２の格納
手段と、第１の格納手段から読出したデータの誤りを検
出して訂正する誤り訂正回路とを有する誤り訂正機構で
あって、前記誤り訂正回路で誤りが検出されたときに前
記誤り訂正回路で訂正されたデータを選択して前記第１
の格納手段に格納する第１の選択手段と、前記第１の格
納手段のデータと前記第２の格納手段のデータとの比較
結果が不一致を示しかつ前記誤り訂正回路で誤りが検出
されないときに前記第１の格納手段の出力を選択して前
記第２の格納手段に格納するとともに前記誤り訂正回路
で誤りが検出されたときに前記第１の選択手段の出力を
選択して前記第２の格納手段に格納する第２の選択手段
とを有することを特徴とする誤り訂正機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137006A JPH0760391B2 (ja) | 1986-06-12 | 1986-06-12 | 誤り訂正機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137006A JPH0760391B2 (ja) | 1986-06-12 | 1986-06-12 | 誤り訂正機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293440A JPS62293440A (ja) | 1987-12-21 |
| JPH0760391B2 true JPH0760391B2 (ja) | 1995-06-28 |
Family
ID=15188601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137006A Expired - Lifetime JPH0760391B2 (ja) | 1986-06-12 | 1986-06-12 | 誤り訂正機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760391B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1488375A (en) * | 1974-06-25 | 1977-10-12 | Bp Chem Int Ltd | Chemical composition |
| JPS5767300U (ja) * | 1980-10-09 | 1982-04-22 |
-
1986
- 1986-06-12 JP JP61137006A patent/JPH0760391B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293440A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6009548A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPH0760391B2 (ja) | 誤り訂正機構 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| EP0325423B1 (en) | An error detecting circuit for a decoder | |
| JPH0316655B2 (ja) | ||
| JPH0535616A (ja) | データ転送システム | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| US5267250A (en) | Circuit arrangement for detection of an erroneous selection signal supplied to selection means | |
| US5144628A (en) | Microprogram controller in data processing apparatus | |
| JPH10117193A (ja) | データ伝送システム | |
| JPH06103469B2 (ja) | メモリ制御回路 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JPH0198033A (ja) | データ誤り検出回路 | |
| JPH0135369B2 (ja) | ||
| JPH061452B2 (ja) | データチェック回路 | |
| JPS58144953A (ja) | エラ−検出・訂正回路 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPS59216255A (ja) | 割込みスタツクエリアのエラ−検出方式 | |
| JPH01116747A (ja) | キャッシュｌｓｉ | |
| JPH05224968A (ja) | データチェック方式 | |
| JPS63311457A (ja) | 記憶装置のデ−タ読出回路 | |
| JPH04255031A (ja) | マイクロコンピュータ |