JPS636642A - カ−ド実装状態検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】

この発明は、情報処理装置のシェルフ（カード実装棚）
内に収容されているカードの実装状態を検出する装置に
関する。 即ちこの種の装置においては数種のカードの組み合わせ
により、いろいろなハードウェア構成を取れるように設
計されたものが多く、その構成に応じてそのつどハード
ウェアの定義を行うことは、ソフトウェアの負担を増す
とともに定義ミスの可能性をも高めるため、システム立
ち上げ時、または適当な周期で、プロセッサがハードウ
ェア構成（カード実装状態）を認識し、それに応じた処
理ができるようにすることが望まれている。 なお以下各図において同一の符号は同一または相当部分
を示す。また論理またはレベル“旧ｇｈ”。 “ＬｏＷ″は単にｍ　Ｈｓ、“Ｌ″　と記すことにする
。

【従来技術とその問題点】

従来、情報処理装置のシェルフ内に収容されているカー
ドの実装状態は、予めプログラムの中に組み込まれ、装
置に入力されていた。 しかしながら、この方式では、プログラムの中に組み込
まれたカードの実装状態と、実際にシェルフ内に収容さ
れているカードの実装状態に相違が生じた場合、装置は
、プログラムの中に組み込まれた実装状態に従って動作
するはかなく、正常な動作が保証されないという問題点
を有していた。

【発明の目的】

この発明は、前述の問題点を解決し、安価な方法で、プ
ログラムの中に組み込まれたカードの実装状態と、実際
にシェルフ内に収容されているカードの実装状態との相
違を検出し、それによりシステムの再構成を円滑に行う
ことができるカード実装状態検出装置を提供することを
目的とする。

【発明の要点】

この発明の要点は、カードを装着接続する複数個のカー
ド実装手段（図外のシェルフ、実装用コネクタなど）、
この各カード実装手段と個別に接続された個別カード選
択線（個別バスなど）を介しアドレス信号をデコードし
て特定された前記カード実装手段へ個別カード選択信号
（カードセレクト信号など）を送出するアドレスデコー
ド手段（アドレスデコード回路など）、の各手段を備え
１、前記カード実装手段に実装されたカードに当該の前
記個別カード選択信号を与えて、当該カードを有効化す
る情報処理装置において、 前記の各カード実装手段に、当該のカードの実装の有無
を検出するｋめの共通のカードチエＶり信号（チエツク
信号など）を送出する手段（図外のＣＰＵなど）と、 このカードチェック信号に基づいて前記の各個別カード
選択線への前記個別カード選択信号の人力を切離す手段
（アドレスデコード回路など）と、各カード内に設けら
れ、当該の前記カード実装手段を介して前記カードチェ
ック信号を入力したうえ、該信号を再び当該のカード実
装手段を介し当該の前記個別カード選択線に送出する手
段（Ｎ○Ｔ回路など）と、 前記の各個別カード選択線上における前記カードチェッ
ク信号の有無を検出しカード実装の有無を判別する手段
（実装ステータスレジスタなど）と、を備えるようにし
た点にある。

【発明の実施例】

以下第１図（Ａ）　、　（Ｂ）に基づいて本発明の詳細
な説明する。同図（Ａ）は本発明装置の一実施例として
の要部構成を示すブロック回路図、同図（Ｂ）は同じく
カード内の要部構成を示すブロック回路図である。 第１図（八）において１　　（１−１，１−２，−・−
）はカードであり、この例ではカード１−１．〜．ｌ−
３は実装されており、カード１−４は未実装であるもの
とする。４はアドレス信号５をデコードするアドレスデ
コード回路、７はカードの検出された実装状態を記ｔａ
する実装ステータスレジスタである。 ｂ　（ｂｌ、ｂ２．　−・−・）は個別バスで、前記の
各カード１の実装用コネクタ（図外）部分と、前記アド
レスデコード回路４および実装ステータスレジスタ７と
の間のそれぞれ１：１に結合している。 ３はカード実装状態をチエツクする際“Ｈ”（常時は“
Ｌ”）として出力されるチエツク信号で、各カード実装
用コネクタ部およびアドレスデコード回路４に供給され
る。なお８はプルアップ抵抗で、常時各個別バスｂを電
源ＶＰ５のレベル（“Ｈ”）にプルアンプするためのも
のである。 また第１図（Ｂ）において０１は各カード１内に設けら
れた負入力のＡＮＤ回路、Ｎ１は同じくＮＯＴ回路であ
る。 次に第１図（Ａ）　、　（Ｂ）の動作を説明する。通常
時（即ちカード実装状態検出時以外）にはカード１を特
定するために図外のＣＰＵから出力されるアドレス信号
５は、アドレスデコード回路４によりデコードされ、カ
ードセレクタ信号６（“Ｌ”）となり、特定されたカー
ド１に向は当該の個別バスｂを介し送出される。 ところでこの通常時にはチエツク信号３はＬ”のままで
あり、前記カードセレクト信号６は第１図（Ｂ）のよう
にカード１内の負入力ＡＮＤ回路Ｇ１を介して内部に取
込まれ、当該カード１が選択されたことを通知する。な
おこのような回路方式を取ることにより、各カード上の
アドレス判定回路が少なくてすむ。 次にカード実装状態検出時には、チエツク信号３を“Ｈ
′にすることにより、個別バスｂ上の信号は、当該カー
ド１の実装、未実装によって、それぞれ以下のように変
化する。 ■実装の場合 アドレスデコード回路４は、入力するチエツク信号３が
“Ｈ”になったために出力がハイインピーダンスとなり
各個別バスｂは、アドレスデコード回路４の影響を受け
なくなる。−方、第１図（Ｂ）のようなカード内の内部
回路により、ＡＮＤ回路Ｇ１はゲート不導通に変わると
共にＮＯＴ回路Ｎ１を介し“Ｈ”のチエツク信号３は当
該の個別バスｂ側に“Ｌ”の信号として送り返される。 ■未実装の場合 前記■の場合と同じく、当該の個別バスｂは、アドレス
デコード回路４の影響を受けなくなる一方、カードが未
実装のため、チエツク信号３の影響も受けないため、プ
ルアンプ抵抗８により“Ｈ”のままである。 従って各個別バスｂ上の“Ｈ”（未実装）、“Ｌ”（実
装）の各信号レベルを実装ステータスレジスタ７を介し
て読み込むことにより、実際にシェルフ内に実装されて
いるカードの実装の有無を知ることができ、またプログ
ラムの中に組み込まれた実装状態と比較し、相違を見つ
け出した場合には速やかにその対策をとることができる
。

【発明の効果】

この発明によれば個別のカードを選択し有効化するため
の個別バス上に、実装カード内の回路を経由して、カー
ド実装の有無を検出するためのチエツク信号を返送させ
て検出することとしたので、プログラムの中に組み込ま
れた実装データと、実際に収容されているカードの実装
状態との相違を摘出することができ、システムの運用を
円滑に行い、かつ信頼性を高めることができる。また当
然のことながら、本機能を実現する上で、バスにはチエ
・ツク信号３のための１本の信号線が追加される。しか
しながら、従来片方向でしか利用されなかった個別バス
ｂを両方向に使用することにより、各スロット（実装用
コネクタの溝）への専用線、およびカードへの複雑なレ
ジスタ等を追加する必要が無（なるので結果としてコス
ト低減効果も得ることができる。

【図面の簡単な説明】

第１図（Ａ）は本発明装置の一実施例としての要部構成
を示すブロック回路図、同図（Ｂ）は同じくカード内の
要部構成を示すブロック回路図である。 １　　（１−１，１−２，−−−−−−・−）二カード
、３：チエツク信号、４ニアドレスデコ一ド回路、５ニ
アドレス信号、６：カードセレクト信号、７：実装ステ
ータスレジスタ、８ニブルアツプ抵抗、ｂ（ｂｌ、ｂ２
．　　・−・−）二個側バス、Ｇ１：ＡＮＤ河路、Ｎ１
：ＮＯＴ回路。 １　：　方−ド 第１図（Ａ） 第１　図　　（Ｂ）

Claims (1)

1. 【特許請求の範囲】 １）カードを装着接続する複数個のカード実装手段、こ
   の各カード実装手段と個別に接続された個別カード選択
   線を介しアドレス信号をデコードして特定された前記カ
   ード実装手段へ個別カード選択信号を送出するアドレス
   デコード手段、の各手段を備え、前記カード実装手段に
   実装されたカードに当該の前記個別カード選択信号を与
   えて、当該カードを有効化する情報処理装置において、
   前記の各カード実装手段に、当該のカードの実装の有無
   を検出するための共通のカードチェック信号を送出する
   手段と、 このカードチェック信号に基づいて前記の各個別カード
   選択線への前記個別カード選択信号の入力を切離す手段
   と、 各カード内に設けられ、当該の前記カード実装手段を介
   して前記カードチェック信号を入力したうえ、該信号を
   再び当該のカード実装手段を介し当該の前記個別カード
   選択線に送出する手段と、前記の各個別カード選択線上
   における前記カードチェック信号の有無を検出しカード
   実装の有無を判別する手段と、を備えたことを特徴とす
   るカード実装状態検出装置。