JPH02244339A - 障害解析回路 - Google Patents

障害解析回路

Info

Publication number
JPH02244339A
JPH02244339A JP1066938A JP6693889A JPH02244339A JP H02244339 A JPH02244339 A JP H02244339A JP 1066938 A JP1066938 A JP 1066938A JP 6693889 A JP6693889 A JP 6693889A JP H02244339 A JPH02244339 A JP H02244339A
Authority
JP
Japan
Prior art keywords
error
group
information
circuit
correctable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066938A
Other languages
English (en)
Inventor
Makoto Yamauchi
真 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1066938A priority Critical patent/JPH02244339A/ja
Publication of JPH02244339A publication Critical patent/JPH02244339A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は主記憶装置の改良に関し、特にその障害解析回
路に関する。
(従来の技術) 従来、主記憶装置においてエラー発生時のエラー情報な
どは、ある定められ九条件下でエラー保持回路にセット
される。従って、この情報によりエラーの解析が可能に
なっているが、エラー保持回路へのセット条件は任意に
設定できないように構成されていた。
(発明が解決しようとする課題) 上述し几従来の回路構成によって障害の解析を行う場合
、不都合なケースがでてぐる。
例えばエラーがない状態でエラーが発生した場合には、
どのようなエラーであっても、エラー情報をエラー保持
回路へ取込むものとする。
いっぽう、最初に訂正可能エラーが発生して。
エラー保持回路に轟該エラー情報が入っている状態で訂
正可能エラーが発生し九場合には、エラー情報は更新さ
れないものとする。しかし、訂正不可能エラーが発生し
た場合には更新されるものとする。最初に訂正不可能エ
ラーが発生してエラー保持回路にそのエラー情報等が入
っている状態では1次にどのようなエラーが発生しても
エラー保持回路のエラー情報は更新されないものとする
このような場合、最後に発生し念エラー情報は必要であ
り、エラーの解析用にエラー保持回路へ最後に残してお
き念いエラー情報は条件により異なってくる。しかし、
従来方式では上記のような変化に対応できず、障害解析
の妨げとなると云う欠点がある。
本発明の目的は、エラー保持回路へ最終的に残しておき
たいエラー情報の条件を任意に設定することにより上記
欠点を除去し、容易に障害解析を実施できるように構成
した障害解析回路を提供することVCある。
(課題を屏決するための手段) 本発明による障害解析回路は訂正可能エラー検出回路群
と、訂正不可能エラー検出回路群と、エラー履歴回路と
、セット条件設定回路と、セットタイミング発生回路と
、エラー情報保持回路群と、エラー補助情報保持回路群
とを具備して構成したものである。
訂正可能エラー検出回路群は、訂正可能エラーを検出す
ると訂正可能エラー信号群を出力するためのものである
訂正不可能エラー検出回路群は、訂正不可能エラーを検
出すると訂正不可能エラー信号群を出力する九めのもの
である。
エラー履歴回路は、訂正可能エラー信号群および訂正不
可能エラー信号群を受信してエラー履歴を出力する次め
のものである。
セット条件設定回路は、訂正可能エラー信号a、訂正不
可能信号群、ならびにエラー履歴を受信して、セット条
件信号群全出力するためのものである。
セットタイミング発生回路は、訂正可能エラー信号群、
訂正不可能エラー信号群、ならびにセット条件信号群を
受信して情報セットタイミングを出力する九めのもので
ある。
エラー情報保持回路群は、訂正可能エラー信号群、訂正
不可能エラー信号群、ならびに情報セットタイミングを
受信して各穫エラー情報をセットするためのものである
エラー補助情報保持回路群は、情報タイミングを受信し
てエラー補助情報をセットするためのものである。
(実 施 例) 次に1本発明について図面を参照して説明する。
第1図は、本発明による障害解析回路の一実施例を示す
ブロック図である。第1図は、−組のエラー保持回路を
有する主記憶装置の障害解析回路の実施例である。
第1図において、1は訂正可能エラー検出回路群、2は
訂正不可能エラー検出回路群、3はエラー情報保持回路
群、4はエラー補助情報保持回路群、5はセットタイミ
ング発生回路、6はセット条件設定回路、7はエラー履
歴回路である。
訂正可能エラー検出回路群1は各種の訂正可能エラーを
検出すると、それぞれ信号線10上に訂正可能エラー信
号群を出力する。訂正不可能エラー検出回路群2は各塊
の訂正不可能エラーを検出すると、それぞれ信号線ll
上に訂正不可能エラー信号群を出力する。
エラー情報保持回路群3は%信号線10上の訂正可能工
2−信号群と、信号線ll上の訂正不可能エラー信号群
と、情報セットタイミングとを受信し、各種エラー情報
をセットする。エラー補助情報保持回路群4は信号線1
2上の情報セットタイミングを受信し、工2−が発生し
たときの、例えばアドレスあるいはコマンドなどの情報
をセットする。
セットタイミング発生回路5は、信号線10上の訂正可
能エラー信号群と、信号線11上の訂正不可能エラー信
号群と、信号線13上のセット条件信号群とを受信し、
情報セットタイミングを信号線12上に出力する。セッ
ト条件設定回路6は、セット条件信号群を信号線13上
に出力する。
エラー履歴回路7は、信号線lO上の訂正可能エラー信
号と、信号線11上の訂正不可能エラー信号群とを受信
し、信号線14上にエラー履歴信号を出力する。
次に、動作について説明する。
訂正可能エラーが検出されると、訂正可能エラー検出回
路群lは信号線10上の訂正可能エラー信号群全エラー
情報保持回路群3と、セットタイミング発生回路5と、
エラー履歴回路7とに出力する。セットタイミング発生
回路5は信号線10上の訂正可能エラー信号群と、信号
線14上のエラー履歴信号とを受信し、セット条件設定
回路6から信号線13上に出力されるセット条件信号群
により設定された条件を満足すれば、信号線12上の情
報セットタイミングをエラー情報保持回路群3およびエ
ラー補助情報保持回路群4に出力し、そのときのエラー
情報およびエラー補助情報をセットして保持する。
エラー履歴回路7は、信号線10上の訂正可能エラー信
号群により訂正可能エラーがあつ九ことをgRし、これ
を履歴として保持する。
訂正不可能エラーが検出されると、訂正不可能エラー検
出回路群2は信号線11上に訂正不可能エラー信号群を
出力するが、後の動作は訂正可能エラー時と同様である
セット条件設定回路6においては、情報セットタイミン
グを出す条件として発生したエラーが訂正可能エラーで
あるが、あるいは訂正不可能エラーであるかの判別、既
にエラーが発生しているか否かの判別、ならびに既に発
生してい次エラーが訂正可能エラーであるか、あるいは
訂正不可能エラーであるかの判別などに必要なさまざま
な条件を任意に設定することが可能な構成にする。これ
により、エラー情報保持回路群3およびエラー補助情報
保持回路4に最終的に残しておきたいエラーの内容を選
択することができ、障害解析を容易、且つ効率的に行う
ことが可能になる。
(発明の効果) 以上説明したように本発明は、エラー保持回路へ厳格的
に残しておき九いエラー情報の条件を任意に設定するこ
とにより、障害解析を容易、且つ効率的に行うことが可
能になるため、操作性が向上するという効果がある。
【図面の簡単な説明】
第1図は、不発瞬による障害解析回路の一実施例を示す
ブロック図である。 1・・・訂正可能エラー検出回路群 2・・・訂正不可能エラー検出回路群 3・・・エラー情報保持回路群 4・・・エラー補助情報保持回路群 5・・・セットタイミング発生回路 6・・・セット条件設定回路 7・・・エラー履歴回路 10〜14・・・信号線

Claims (1)

    【特許請求の範囲】
  1. 訂正可能エラーを検出すると訂正可能エラー信号群を出
    力するための訂正可能エラー検出回路群と、訂正不可能
    エラーを検出すると訂正不可能エラー信号群を出力する
    ための訂正不可能エラー検出回路群と、前記訂正可能エ
    ラー信号群および前記訂正不可能エラー信号群を受信し
    てエラー履歴を出力するためのエラー履歴回路と、前記
    訂正可能エラー信号群、前記訂正不可能エラー信号群、
    ならびに前記エラー履歴を受信してセット条件信号群を
    出力するためのセット条件設定回路と、前記訂正可能エ
    ラー信号群、前記訂正不可能エラー信号群、ならびに前
    記セット条件信号群を受信して情報セットタイミングを
    出力するためのセットタイミング発生回路と、前記訂正
    可能エラー信号群、前記訂正不可能エラー信号群、なら
    びに前記情報セットタイミングを受信して各種エラー情
    報をセットするためのエラー情報保持回路群と、前記情
    報タイミングを受信してエラー補助情報をセットするた
    めのエラー補助情報保持回路群とを具備して構成したこ
    とを特徴とする障害解析回路。
JP1066938A 1989-03-17 1989-03-17 障害解析回路 Pending JPH02244339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066938A JPH02244339A (ja) 1989-03-17 1989-03-17 障害解析回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066938A JPH02244339A (ja) 1989-03-17 1989-03-17 障害解析回路

Publications (1)

Publication Number Publication Date
JPH02244339A true JPH02244339A (ja) 1990-09-28

Family

ID=13330446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066938A Pending JPH02244339A (ja) 1989-03-17 1989-03-17 障害解析回路

Country Status (1)

Country Link
JP (1) JPH02244339A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7971112B2 (en) 2008-02-05 2011-06-28 Fujitsu Limited Memory diagnosis method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7971112B2 (en) 2008-02-05 2011-06-28 Fujitsu Limited Memory diagnosis method

Similar Documents

Publication Publication Date Title
JPH02244339A (ja) 障害解析回路
JPS62293441A (ja) デ−タ出力方式
JP2751822B2 (ja) Fifoメモリ装置のメモリ制御方法
JPS58223835A (ja) キ−ボ−ド制御方式
KR100216045B1 (ko) 프로그램형 제어기의 비트 연산 처리방법 및 그 장치
JPH01162300A (ja) Romチェック回路試験方式
JPH05108385A (ja) エラー訂正回路診断方式
JP2804406B2 (ja) パルス測定装置
JPH0553924A (ja) 記憶装置の試験方式
JPH0573437A (ja) メモリパリテイ回路
JPH0240727A (ja) 誤り検出・訂正装置
JPH01194035A (ja) 情報処理装置のアドレスパリティチェック方式
JPH0312744A (ja) エラー検出回路
JPH0348335A (ja) 障害処理方式
JPH01277951A (ja) データ転送装置
JPH06132938A (ja) フレーム変換エラー補正回路
JPH1165942A (ja) 制御記憶装置障害回復方式
JPH07193561A (ja) フォーマット同期処理方式及び装置
JPH06203591A (ja) 半導体記憶装置
JPH03139738A (ja) 情報処理装置
JPH0573352A (ja) 情報処理装置
JPS60205649A (ja) 記憶装置
JPH04170657A (ja) 伝送路制御装置
JPH0296855A (ja) メモリコントロール回路における故障検出方式
JPH04264647A (ja) 障害情報記憶回路