JPH0240727A - 誤り検出・訂正装置 - Google Patents

誤り検出・訂正装置

Info

Publication number
JPH0240727A
JPH0240727A JP63190380A JP19038088A JPH0240727A JP H0240727 A JPH0240727 A JP H0240727A JP 63190380 A JP63190380 A JP 63190380A JP 19038088 A JP19038088 A JP 19038088A JP H0240727 A JPH0240727 A JP H0240727A
Authority
JP
Japan
Prior art keywords
syndrome
test
data
ecc circuit
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63190380A
Other languages
English (en)
Inventor
Hironori Inada
稲田 博記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63190380A priority Critical patent/JPH0240727A/ja
Publication of JPH0240727A publication Critical patent/JPH0240727A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は誤り検出・訂正装置に関するものである。
(従来の技術) コンピュータのデータ転送を行う場合、データに誤りが
生じてしまう場合が少なくない。そのためにE CC(
Error Correcting Codes誤り訂
正コード)を利用してデータの誤り検出および訂正を行
う能力を持った誤り検出および訂正回路(以下rECC
回路」という)が利用されている。
以下、このECC回路が搭載されている誤り検出・訂正
装置について説明する。
第2図は、従来の誤り検出・訂正装置の構成を示すブロ
ック図である。同図に示されるようにこの誤り検出Φ訂
正装置はECC回路1とメモリアレイ3とからなる。
ECC回路1はデータ線路5から入力されるデ−タから
シンドロームを生成し、このシンドロームをシンドロー
ム線路7を介してメモリアレイ3のシンドローム部3a
に送り、このデータをデータ線路6を介してメモリアレ
イ3のデータ部3bに送る。シンドロームはデータに誤
りがある場合、データのどこに誤りが生じたか等の情報
を示す。
メモリアレイ3のシンドローム部3aはシンドロームを
記憶し、また、記憶したシンドロームをシンドローム線
路7を介してECC回路1に送る。
メモリアレイ3のデータ部3bはデータを記憶し、また
、記憶したデータ5をデータ線路6を介してECC回路
1に送る。
さらに前述したECC回路1はメモリアレイ3から送ら
れてくるデータとシンドロームについて、このデータに
誤りがある場合、このシンドロームにより、データのど
こに誤りがあるかを読取りこのデータの誤りを訂正して
データ線路5を介して外部に出力する。
ところで、ECC回路1の利用に際して、ECC回路1
の動作が正常か否かを確認するためのテスト(以下単に
「動作テスト」という)が行われる。この動作テストで
は、種々の誤りパターンのデータやシンドロームをEC
C回路1に入力することによって、その動作が試される
しかしながら、人為的にビットを変更させることにより
種々の誤りパターンのデータやシンドロームを発生させ
ることには多大な労力を要する。
さらに、このような方法では、誤り検出・訂正装置の立
ち上げ時に、自動的にECC回路1の動作テストを行う
ことはできない。
(発明が解決しようとする課題) このように従来の誤り検出・訂正装置では、その動作テ
ストにおいて、人為的にビットを変更させることにより
種々の誤りパターンのデータやシンドロームを発生する
ことに多大な労力を要し、さらに、誤り検出・訂正装置
の立ち上げ時に、自動的にECC回路の動作テストを行
うことはできないという問題があった。
本発明はこのような問題に鑑みてなされたもので、その
目的とするところは、簡単にECC回路の動作テストが
行え、さらに、誤り検出・訂正装置の立ち上げ時にも、
自動的にECC回路の動作テストを行うことができる誤
り検出・訂正装置を提供することにある。
[発明の構成] (課題を解決するための手段) 前記目的を達成するために本発明は、第1のデ゛−夕が
入力されると当該第1のデータに基づいた第1のシンド
ロームを生成し、第2のデータと第2のシンドロームが
入力されると当該第2のシンドロームに基づいて当該第
2のデータの誤りを訂正するECC回路と、所定のプロ
グラムに基づいて生成されたテスト用シンドロームを記
憶するシンドロームレジスタと、データとシンドローム
とを記憶する記憶手段と、前記第1のシンドロームと前
記テスト用シンドロームのいずれか一方を選択して前記
記憶手段に入力せしめ、前記テスト用シンドロームと前
記記憶手段に記憶されたシンドロームのいずれか一方を
選°択して前記ECC回路に入力せしめるシンドローム
セレクタとを具備することを特徴とするものである。
(作 用) 本発明では、所定のプログラムによって発生させたテス
ト用シンドロームは一旦シンドロームレジスタによって
記憶される。そしてシンドロームセレクタによって、こ
のテスト用シンドロームはECC回路に送られる。
したがって、所定のプログラムによって自動的に種々の
誤りパターンのデータやシンドロームを発生させ、それ
らについてECC回路の動作テストを行えるので、労力
を軽減でき、さらに、誤り検出・訂正装置の立ちあげ時
に、自動的にECC回路の動作テストを行うことができ
る。
(実施例) 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。
第1図は本実施例の誤り検出・訂正装置の構成を示すブ
ロック図である。
同図に示されるようにこの誤り検出・訂正装置は、シン
ドロームレジスタ11、ECC回路13、シンドローム
セレクタ15、記憶手段たるメモリアレイ17からなる
シンドロームレジスタ11は、所定のプログラムに基づ
いて生成されシンドローム線路19から入力される動作
テストに必要なテスト用シンドロームを記憶して、テス
ト時にこのテスト用シンドロームをシンドローム線路2
0を介してシンドロームセレクタ15に送る。
ECC回路13は通常時には外部からデータ線路21を
介して入力される第1のデータから第1のシンドローム
(生成シンドローム)を生成し、このデータをメモリア
レイ17のデータ部に、生成シンドロームをシンドロー
ムセレクタ15にそれぞれデータ線路22、シンドロー
ム線路23を介して送る。
また、誤り訂正を行う場合、シンドロームセレクタ15
からシンドローム線路25を介して送られる第2のシン
ドロームにより、メモリアレイ17からデータ線路22
を介して送られる第2のデータを訂正してデータ線路2
1から外部に出力する。
メモリアレイ17は、シンドロームセレクタ15からシ
ンドローム線路26を介して送られるシンドロームをシ
ンドローム部17aに記憶し、ECC回路13からデー
タ線路22を介して送られるデータをデータ部17bに
記憶する。
シンドロームセレクタ15は、シンドローム線路23か
ら入力される生成シンドロームとシンドローム線路20
から入力されるテスト用シンドロームのいずれか一方を
選択して、シンドローム線路26を介してメモリアレイ
17のシンドローム部17aに送り、また、シンドロー
ム線路20から入力されるテスト用シンドロームとシン
ドローム線路26から人力されるシンドローム部17a
に記憶されたシンドロームのいずれか一方を選択して、
シンドローム線路25を介してECC回路13に送る。
次に、本実施例の動作テスト時の動作を第1図に示すコ
ースA・コースBに分けて説明する。
コースAの動作について説明する。
まず、動作テストに必要なテスト用シンドロームがシン
ドロームレジスタ11に書込まれる。
次に、データ線路22からメモリアレイ17のデータ部
17bにデータが書込まれる際に、シンドロームセレク
タ15は、このデータに基づいてECC回路13で生成
された生成シンドロームに代り、テスト用シンドローム
をメモリアレイ17のシンドローム部17aに送り、こ
のテスト用シンドロームがシンドローム部17aに書込
まれる。
次に、シンドロームセレクタ15はシンドローム部17
aのテスト用シンドロームをECC回路13に送るよう
に切替わり、メモリアレイ17のシンドローム部17a
からテスト用シンドロームがシンドロームセレクタ15
を介してECC回路13に人力され、また、メモリアレ
イ17のデータ部17bからデータがECC回路13に
入力される。すなわちECC回路13に動作テストの対
象となるテスト用シンドロームとデータとが入力され、
ECC回路の動作テストが行われる。
ただし、この方法ではメモリアレイ17のシンドローム
部17aに先に書込まれていた生成シンドロームが、テ
スト用シンドロームに書替えられてしまうので、メモリ
アレイ17のシンドローム部17aの内容を変更せずに
動作テストを行うこともできる。
これはコースBによって実現できる。
まず、動作テストに必要なテスト用シンドロームがシン
ドロームレジスタ11に書込まれる。また、データがメ
モリアレイ17のデータ部17bに書込まれ、このデー
タに基づいてECC回路13で生成された生成シンドロ
ームがメモリアレイ17のシンドローム部17aに書込
まれる。
次に、シンドロームセレクタ15はシンドローム部17
aから送られる生成シンドロームの代りにシンドローム
レジスタ11から送られるテスト用シンドロームを選択
するように切替わり、テスト用シンドロームをECC回
路13に送り、また、データをECC回路13に入力送
る。すなわちECC回路13に動作テストの対象となる
テスト用シンドロームとデータとが入力され、ECC回
路の動作テストが行われる。
したがって、コースBの動作テストでは、メモリアレイ
17に書込まれていたシンドロームがテスト用シンドロ
ームに書替えられることはない。
なお、コースAの動作テストは、コースBではテストで
きないシンドロームセレクタ15とメモリアレイ17の
間のシンドロームの転送の際に生じる可能性のあるシン
ドロームの誤りに関するテストに関して特に有効である
かくして本実施例によれば、動作テストにおいて、所定
のプログラムによって自動的に種々の誤りパターンのデ
ータ・生成シンドロームを発生させることにより労力を
軽減し、さらに、誤り検出・訂正装置の立ち上げ時に、
自動的にECC回路の動作テストを行うことが可能な誤
−り検出・訂正装置を提供することができる。
[発明の効果] 以上説明したように本発明によれば、簡単にECC回路
の動作テストが行え、さらに、誤り検出・訂正装置の立
ち上げ時にも、自動的にECC回路の動作テストを行う
ことが可能な誤り検出・訂正装置を提供することができ
る。
【図面の簡単な説明】 第1図は本実施例の誤り検出・訂正装置の構成を示すブ
ロック図、第2図は従来の誤り検出・訂正装置の構成を
示すブロック図である。 11・・・シンドロームレジスタ、13・・・ECC回
路、15・・・シンドロームセレクタ、17・・・メモ
リアレイ 出願人      株式会社 東芝

Claims (1)

  1. 【特許請求の範囲】 第1のデータが入力されると当該第1のデータに基づい
    た第1のシンドロームを生成し、第2のデータと第2の
    シンドロームが入力されると当該第2のシンドロームに
    基づいて当該第2のデータの誤りを訂正するECC回路
    と、 所定のプログラムに基づいて生成されたテスト用シンド
    ロームを記憶するシンドロームレジスタと、 データとシンドロームとを記憶する記憶手段と、前記第
    1のシンドロームと前記テスト用シンドロームのいずれ
    か一方を選択して前記記憶手段に入力せしめ、前記テス
    ト用シンドロームと前記記憶手段に記憶されたシンドロ
    ームのいずれか一方を選択して前記ECC回路に入力せ
    しめるシンドロームセレクタと、 を具備することを特徴とする誤り検出・訂正装置。
JP63190380A 1988-07-29 1988-07-29 誤り検出・訂正装置 Pending JPH0240727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63190380A JPH0240727A (ja) 1988-07-29 1988-07-29 誤り検出・訂正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63190380A JPH0240727A (ja) 1988-07-29 1988-07-29 誤り検出・訂正装置

Publications (1)

Publication Number Publication Date
JPH0240727A true JPH0240727A (ja) 1990-02-09

Family

ID=16257209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63190380A Pending JPH0240727A (ja) 1988-07-29 1988-07-29 誤り検出・訂正装置

Country Status (1)

Country Link
JP (1) JPH0240727A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04149643A (ja) * 1990-10-08 1992-05-22 Matsushita Electric Ind Co Ltd プロセッサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04149643A (ja) * 1990-10-08 1992-05-22 Matsushita Electric Ind Co Ltd プロセッサ

Similar Documents

Publication Publication Date Title
JPH04315898A (ja) 半導体集積回路
JPS62251949A (ja) 記憶装置の誤り訂正方法
JPH04220744A (ja) 限定アクセス・プロセッサ・システムでのキャッシュ・タグramの機能試験方法
JPH0212445A (ja) 記憶装置
JPH0240727A (ja) 誤り検出・訂正装置
JPH0342747A (ja) メモリ試験方式
JP3190867B2 (ja) メモリ再書き込み動作誤り検出装置及び方法
JPH05165734A (ja) 主記憶装置の固定障害診断装置
JPH01162300A (ja) Romチェック回路試験方式
JP2612469B2 (ja) 半導体試験装置
JPS6261974B2 (ja)
JPH0553924A (ja) 記憶装置の試験方式
JPH0520215A (ja) 情報処理装置
JPS62226353A (ja) Ras回路付記憶装置
JPS63753A (ja) メモリエラ−訂正・検出回路の試験方式
JPH05108496A (ja) パトロール制御方式
JPS6142304B2 (ja)
JPH01156834A (ja) チェック回路の診断装置
JPS6373437A (ja) パリテイ回路検査方式
JPH0571950U (ja) 定周期メモリ検査装置
JPS63223916A (ja) デ−タバツフア回路
JPH01187475A (ja) 半導体集積回路の試験装置
JPH0540583A (ja) 情報処理システム
JPH01205357A (ja) メモリエラー検出回路テスト方式
JPS62221756A (ja) 記憶装置