JPH0342747A - メモリ試験方式 - Google Patents
メモリ試験方式Info
- Publication number
- JPH0342747A JPH0342747A JP1178560A JP17856089A JPH0342747A JP H0342747 A JPH0342747 A JP H0342747A JP 1178560 A JP1178560 A JP 1178560A JP 17856089 A JP17856089 A JP 17856089A JP H0342747 A JPH0342747 A JP H0342747A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- written
- fault
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 14
- 101150065817 ROM2 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011181 container closure integrity test Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ試験方式に関する。
従来のメモリ試験は、ＲＯＭについてはサイクリック冗
長コード（以下ＣＲＣと記す）を利用して試験し、ＲＡ
Ｍについては順次全番地につきＲＡＭよりデータを読み
、読み取ったデータを反転させて、読み出した番地に書
き込み、又同一番地より読み出し、書き込んだデータと
読み出したデータが一致していることを確認することに
より行なっていた。
長コード（以下ＣＲＣと記す）を利用して試験し、ＲＡ
Ｍについては順次全番地につきＲＡＭよりデータを読み
、読み取ったデータを反転させて、読み出した番地に書
き込み、又同一番地より読み出し、書き込んだデータと
読み出したデータが一致していることを確認することに
より行なっていた。
上述した従来のメモリ試験方式は、同一番地に対して読
み出しと演算後の書き込みを行なっているため、アドレ
ス線に障害があってもメモリ障害として検出できないと
いう欠点がある。
み出しと演算後の書き込みを行なっているため、アドレ
ス線に障害があってもメモリ障害として検出できないと
いう欠点がある。
本発明のメモリ試験方式は、Ｏを除く２のべき乗数で定
まるＲＡＭアドレスのすべてについて個々に、 他のＲＡＭアドレス及びアドレスＯとは異なるデータを
書き込んで読み出し、またアドレスＯにＲＡＭアドレス
とは異なる固定データを書き込んて°読み出し、 これら両読み出しデータを比較することによりＲＡＭア
ドレスを与えるアドレス線の障害有無を試験可能にした
ことを特徴とする。
まるＲＡＭアドレスのすべてについて個々に、 他のＲＡＭアドレス及びアドレスＯとは異なるデータを
書き込んで読み出し、またアドレスＯにＲＡＭアドレス
とは異なる固定データを書き込んて°読み出し、 これら両読み出しデータを比較することによりＲＡＭア
ドレスを与えるアドレス線の障害有無を試験可能にした
ことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実ｈｔＭ例を示すフローチャートで
あり、第２図は本発明が適用されるマイクロコンピュー
タシステム構成図である。
あり、第２図は本発明が適用されるマイクロコンピュー
タシステム構成図である。
第２図において、マイクロコンピュータ１はマイクロコ
ンピュータバス４を介してリートオンリメモリ（以下Ｒ
ＯＭと記す）２と、ランダムアクセスメモリ（以下ＲＡ
Ｍと記す）３と接続されている。
ンピュータバス４を介してリートオンリメモリ（以下Ｒ
ＯＭと記す）２と、ランダムアクセスメモリ（以下ＲＡ
Ｍと記す）３と接続されている。
ＲＯＭ２とＲＡＭ３は同じ数のアドレスを有し、アドレ
ス線５の最上位で両者のいずれかを指定するようにして
いる。従って、アドレス線５の他の桁によっては、ＲＯ
Ｍ２とＲ，ＡＭ３は同時に同一アドレスが指定されるよ
うな対応関係にある。
ス線５の最上位で両者のいずれかを指定するようにして
いる。従って、アドレス線５の他の桁によっては、ＲＯ
Ｍ２とＲ，ＡＭ３は同時に同一アドレスが指定されるよ
うな対応関係にある。
メモリ試験時には、マイクロコンピュータ１は、最初に
ＲＯＭ’２からデータをマイクロコンピュータバス４を
経由して読み出し、その読み出したデ゛−タをＣＣＩ
ＴＴ−ＣＲＣに準じた演算をしてＲＯＭ２の試験を行う
。演算した結果はマイクロコンピュータ１に保持してお
く。
ＲＯＭ’２からデータをマイクロコンピュータバス４を
経由して読み出し、その読み出したデ゛−タをＣＣＩ
ＴＴ−ＣＲＣに準じた演算をしてＲＯＭ２の試験を行う
。演算した結果はマイクロコンピュータ１に保持してお
く。
次にＲＯＭ２の現在のアドレスに対応するＲＡＭ３から
データを読み出して、後に書き戻すためにマイクロコン
ピュータ１に保持しておき、続いてＲＯＭ２の現在のア
ドレスからデータを読み、このデータをＲＡＭ３へ書き
込み、さらにＲＡＭ３の同アドレスを読み出して書いた
データと読み取ったデータが一致しているか確認する。
データを読み出して、後に書き戻すためにマイクロコン
ピュータ１に保持しておき、続いてＲＯＭ２の現在のア
ドレスからデータを読み、このデータをＲＡＭ３へ書き
込み、さらにＲＡＭ３の同アドレスを読み出して書いた
データと読み取ったデータが一致しているか確認する。
このような、ＲＯＭ２とＲ，Ａ Ｍ ３の試験を、アド
レスを歩進して繰返す。又、ＲＯＭ２が最終アドレスに
になって、ＣＲＣデータを読み取りＣＣＩＴ”ｒ”−Ｃ
ＲＣに準じた演算を行った時点でＣＲＣ演算結果がａｌ
ｌ”Ｏ”となることを確認することでＲＯＭ２．ＲＡＭ
３のメモリ試験ができる。
レスを歩進して繰返す。又、ＲＯＭ２が最終アドレスに
になって、ＣＲＣデータを読み取りＣＣＩＴ”ｒ”−Ｃ
ＲＣに準じた演算を行った時点でＣＲＣ演算結果がａｌ
ｌ”Ｏ”となることを確認することでＲＯＭ２．ＲＡＭ
３のメモリ試験ができる。
以上に説明したような試験では、ＲＡＭ３に対するアド
レス線（ＲＡＭ３内部の部分も含む）に障害があっても
、比較対象となる、書いたデータと読み取ったデータの
アドレスは同一のアドレス線で指定されるものであるた
め、メモリ試験の結果は正常となってしまう。
レス線（ＲＡＭ３内部の部分も含む）に障害があっても
、比較対象となる、書いたデータと読み取ったデータの
アドレスは同一のアドレス線で指定されるものであるた
め、メモリ試験の結果は正常となってしまう。
そこで、本発明においては、更に第１図にフローチャー
トを示すような手順によりメモリ試験を行なうようにし
ている。
トを示すような手順によりメモリ試験を行なうようにし
ている。
第１図において、先ず、Ｉ＝Ｏと置き（ステップ■）、
ステップ■において■≧Ｎ（Ｎはアドレス線５の本数〉
となるまで以下のような処理を繰り返す。
ステップ■において■≧Ｎ（Ｎはアドレス線５の本数〉
となるまで以下のような処理を繰り返す。
ＲＡＭ３の０番地にａｌ ｌ ”Ｏ” 、１番地に“
１”″を書き（ステップ■、■）−ＲＡＭ３の０番地と
１番地を読み出して比較しくステップ■■）ａｌｌ “
０″と“１′″であることを試験する（ステップ■）。
１”″を書き（ステップ■、■）−ＲＡＭ３の０番地と
１番地を読み出して比較しくステップ■■）ａｌｌ “
０″と“１′″であることを試験する（ステップ■）。
このとき、もしアドレス線５の最下位に障害があれば、
ステップ■において、１番地ではなく０番地に“１″が
書き込まれるためステップ■において両データが一致す
るのでアドレス線５の最下位の障害を検出できる（ステ
ップ■）。また、両データが不一致なら■を歩進させ（
ステップ■）、ＲＡＭ３の０番地にａｌｌ “Ｏ″ ２
番地に” ２ ”を書き（ステップ■。
ステップ■において、１番地ではなく０番地に“１″が
書き込まれるためステップ■において両データが一致す
るのでアドレス線５の最下位の障害を検出できる（ステ
ップ■）。また、両データが不一致なら■を歩進させ（
ステップ■）、ＲＡＭ３の０番地にａｌｌ “Ｏ″ ２
番地に” ２ ”を書き（ステップ■。
■）、ＲＡＭ３の０番地と２番地を読み出して（ステッ
プ■、■）、ａｌｌ “０“と“２′°であることを試
験する（ステップ■）。
プ■、■）、ａｌｌ “０“と“２′°であることを試
験する（ステップ■）。
この繰返しを０番地は固定し、４番地に゛４′″８４′
″’８”、１６６番地” １６ ”というように２のべ
き乗番地に番地と同じデータを書き込んで、アドレス線
５のすべてについて１本づつその障害有無を試験してい
く。
″’８”、１６６番地” １６ ”というように２のべ
き乗番地に番地と同じデータを書き込んで、アドレス線
５のすべてについて１本づつその障害有無を試験してい
く。
以上の実施例においては、２のべき乗番地に番地と同じ
データを書き込んでいるが、本発明はこのことに限定さ
れることはなく、書き込むデータは、他に２のべき乗番
地及び０番地に書き込むデータと異なった一意のもので
あればよい。
データを書き込んでいるが、本発明はこのことに限定さ
れることはなく、書き込むデータは、他に２のべき乗番
地及び０番地に書き込むデータと異なった一意のもので
あればよい。
本発明は、以上に説明したように、２のべき乗数て定ま
る異なった２つのアドレスに異なったデータを書き込ん
で読み出し、これら両読み出しデータを比較する構成と
したため、比較の結果によりＲＡＭアドレス線の障害を
検出することができるという効果がある。
る異なった２つのアドレスに異なったデータを書き込ん
で読み出し、これら両読み出しデータを比較する構成と
したため、比較の結果によりＲＡＭアドレス線の障害を
検出することができるという効果がある。
第１図は本発明の一実施例を示すフローチャート、第２
図は本実施例のマイクロコンピュータ構成図である。 １・・・マイクロコンピュータ、２・・・リードオンリ
メモリ（ＲＯＭ）、３・・・ランタムアクセスメモリ（
ＲＡＭ） 、４・・・マイクロコンピュータバス、５・
・・アドレス線。
図は本実施例のマイクロコンピュータ構成図である。 １・・・マイクロコンピュータ、２・・・リードオンリ
メモリ（ＲＯＭ）、３・・・ランタムアクセスメモリ（
ＲＡＭ） 、４・・・マイクロコンピュータバス、５・
・・アドレス線。
Claims (1)
- 【特許請求の範囲】 ０を除く２のべき乗数で定まるＲＡＭアドレスのすべて
について個々に、 他の前記ＲＡＭアドレス及びアドレス０とは異なるデー
タを書き込んで読み出し、また前記アドレス０に前記Ｒ
ＡＭアドレスとは異なる固定データを書き込んで読み出
し、 これら両読み出しデータを比較することにより前記ＲＡ
Ｍアドレスを与えるアドレス線の障害有無を試験可能に
したことを特徴とするメモリ試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178560A JPH0342747A (ja) | 1989-07-10 | 1989-07-10 | メモリ試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178560A JPH0342747A (ja) | 1989-07-10 | 1989-07-10 | メモリ試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342747A true JPH0342747A (ja) | 1991-02-22 |
Family
ID=16050620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1178560A Pending JPH0342747A (ja) | 1989-07-10 | 1989-07-10 | メモリ試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342747A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302045A (ja) * | 1991-03-29 | 1992-10-26 | Fujitsu Ltd | 障害診断システム |
| JPH0528058A (ja) * | 1991-07-22 | 1993-02-05 | Fujitsu Ltd | メモリアドレスバス試験方式 |
| JP2008171287A (ja) * | 2007-01-12 | 2008-07-24 | Ricoh Co Ltd | 情報機器、接続検査方法、プログラム及び記録媒体 |
| CN108335721A (zh) * | 2018-03-14 | 2018-07-27 | 烽火通信科技股份有限公司 | 一种实时检测随机存取存储器地址线故障的方法及系统 |
-
1989
- 1989-07-10 JP JP1178560A patent/JPH0342747A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302045A (ja) * | 1991-03-29 | 1992-10-26 | Fujitsu Ltd | 障害診断システム |
| JPH0528058A (ja) * | 1991-07-22 | 1993-02-05 | Fujitsu Ltd | メモリアドレスバス試験方式 |
| JP2008171287A (ja) * | 2007-01-12 | 2008-07-24 | Ricoh Co Ltd | 情報機器、接続検査方法、プログラム及び記録媒体 |
| CN108335721A (zh) * | 2018-03-14 | 2018-07-27 | 烽火通信科技股份有限公司 | 一种实时检测随机存取存储器地址线故障的方法及系统 |
| CN108335721B (zh) * | 2018-03-14 | 2021-04-20 | 烽火通信科技股份有限公司 | 一种实时检测随机存取存储器地址线故障的方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3570388B2 (ja) | メモリ診断装置及び診断方法 | |
| JPH0342747A (ja) | メモリ試験方式 | |
| JPS61846A (ja) | メモリ内容の正常性試験方法 | |
| JPS63239547A (ja) | メモリ機器 | |
| JPS59101100A (ja) | 記憶装置の試験方式 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| JPH05342113A (ja) | 組み込み型システムのｒａｍの故障検出方法 | |
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JPS62122000A (ja) | 記憶素子 | |
| JPS6167162A (ja) | メモリチエツク回路 | |
| JPH06349299A (ja) | メモリテスト結果回収方法、及びメモリテスト装置 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPH0240727A (ja) | 誤り検出・訂正装置 | |
| JPS63187444A (ja) | 磁気テ−プ装置の試験装置 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH09189744A (ja) | Ｉｃテスタユニット診断方法 | |
| JPS6284500A (ja) | マイクロコンピユ−タ | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH04182758A (ja) | メモリ診断方式 | |
| JPS63250755A (ja) | メモリのテスト方法 | |
| JPS62134900A (ja) | テスト回路 | |
| JPH03265037A (ja) | 大容量メモリ初期診断制御方式 | |
| JPH01303531A (ja) | 複数ユニット・スキャン制御方式 |