JPS63250755A - メモリのテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 人、脆築上の利用分野 本発明は、メそりのテスト方法に関する。

Ｂ０発明の５．要 本発明は、大容量メモリの機能テストを行うｆおいて。

複数のメモリバンクを一括選択し、各バンクに並列的に
かつ正論理と負論理の切換をしたデータｂ℃出しを行う
ことにより。

テスト時間を大幅に短縮しなからそ１実なテストができ
ろようにしたものである。

Ｃ１従来の技術 −ｉに、コンピュータシステムに使用さｎろダイナミッ
クＲＡＭ又はスタティックＲＡＭ等の半導体メモリは、
そのデータ書込み、読出し機能のチェックを行う機能テ
ストプログラムが用意される１例えば、メモリは電源投
入時にデータ及び冗長ビットを初期化するファームウェ
アやホストプログラムが用意され、メモリの全エリアに
渡ってデータ書込み処理を行うようにしている。

薗２図は、従来のメモリとＣｐＵの結合構成図を示す、
ｎ個のメモリバンク１１〜１つとＣＰＵ２とはメモリコ
ントローラ３を介して、結合され、メモリコントローラ
３はデコーダ３Ｊからのバンク選択信号でメモリバンク
１１％１ｒ１の１つを選択し。

メモリアドレスバス４によってバンク内のアドレスを選
択し、データバス５によって書込み又は読出しデータの
授受を行う、デコーダ３．はＣＰＵ２から与えられたア
ドレスデータの上位アドレスをデコードし、該当するバ
ンク選択信号を得る。

こうした構成により、メモリテストにはバンク選択と当
該バンクのアドレスを語単位で設定し、この各アドレス
についてデータと冗長ピットの沓込みで初期化を行うし
、データ書込みと読出しで機能の正当性を確認する。

Ｄ０発明が解決しようとする問題点 従来のメモリテスト方法では、テスト対象のバンクの１
語単位で書込み読出し処理を行い、この処理を全バンク
について繰り返し行う、このため。

大容量メモリのテストには畏い時間を要し、簡単な自己
診断的なメモリテストでもそのテスト時間の制約から実
行できないことがあった。

Ｅ０問題点を解決するための手段と作用本発明は、上記
問題点に鑑みてなされたもので、各メモリバンクのバン
ク選択信号を一括選釈にし。

各メモリバンクに対して同じアドレス部分圧は同じデー
タの書込みを並列的にかつ正論理と負論理を切換えた読
出しを並列的に行い、算出しデータから当該アドレス部
分の正当性をチェックするようにし、メモリバンクの並
列的アドレッシングによるデータの並列的書込みとワイ
ヤードオアによる望出しで機能テストを行う。

Ｆ、実施例 第１図は本発明の一実施例を示す構成図である。

同図が第２図と異なる部分は、デコーダ３．の各出力を
夫々オアゲート０１〜Ｇ！ｌ、ヲ通してメモリバンク１
．〜ｌ！、のバンク選択信号とし、各オアゲートＧＩ−
Ｇｒｌの他方の共通入力としてモード切換回路７からの
出力を与える構成にされる。また、メモリバンク１１〜
１．のデータバスへの出力を正論理と負論理に切換えで
きるようバスドライバ回路８１〜８つを制御する構成に
される。

こうした構成において１通常のシステム状態では、ＣＰ
Ｕ２がメモリアクセスするには該当アドレスをコントロ
ーラ３に指定し、コントローラ３がその上位アドレスを
デコードし、該当バンクをバンク選択信号によって選択
し、下位アドレスをアドレスバス４に送出する。これに
より、バンク選択信号によって選択されたバンクは、ア
ドレスバス４のアドレスから該当する語を選択し、その
とき書込み指令であればデータバス５上のデータを当該
アドレスに書込み、読出し指令であれば当該アドレスの
データをデータバス５上に送出する。

次に、メモリテストには、メモリコントローラ３はＣＰ
Ｕ２から与えられたアドレスの上位アドレスに関係なく
、ＣＰＵ２からの指定でモード切換回路７の出力を能動
にして全バンクのバンク選択信号を出力する。これによ
り、各バンク１．〜１、に対してアドレスバス４のアド
レスデータで指定するアドレスへの書込み又は読出しが
行われる。読出し時には各バンクの出力データがワイヤ
ードオアされてデータバス５に出力される。

従って、メモリテストにはｎ個のメモリバンクに対して
一括したバンク選択がなされ、従来のテスト方法に較べ
て１／／ｒ１のテスト時間に減縮される。

なお、テスト時のデータチェックは、各バンクに同時に
オール＠０１のデータ書込みを行うデータとし、このデ
ータを複数のバンクから同時に読出し、この読出しデー
タがオールｌＯｌであればテスト対象の当該アドレス部
分は正常と判１断できる。

また、オール１０１でなければ、テスト対象となったバ
ンク内の当該アドレス部分に不良個所が存在していると
判断できる。

上述のメモリテストに加えて、メモリの不良が常に１０
°を出力する場合についてもテストするには、ＣＰＵ２
からの指定でバスドライバ回路８．〜８ｎ　の出力を正
論理と負論理に切換えて上述と同根の処理を行う、この
テストは、各バンクに同時にオール“１１のデータを書
込み、バンク出力を負論理モードにして各バンクのデー
タを読出し、この読出しデータがオール１０“であると
きには正常と判断し、オール”０１でなければ不良個所
が存在していると判断する。

α発明の効果 以上のとおり１本発明は複数のメモリバンクのテストに
各メモリバンクを一括選択し、データの並列的書込みと
読出しを正負論理を切換えて行うテスト方法とするため
、メモリの初期化や自己診断【でｎバンク構成で１／ｎ
の時間に短縮で煮、シかも正負論理の切換により確実な
テストになる。

【図面の簡単な説明】

１ｌｌｓ　１図は本発明の一実施例を示す構成図、第２
図は従来の構成図である。 ｌ□１ｆ］・・・メモリバンク、２・・・ＣＰＵ、３・
・・メモリコントａ−ラ、３１・・・デコーダ、７・・
・モード切１回路、　　８ｔ＋８ｎ・・・バスドライバ
回路。 第１図 ８フ＋８ｎ・・・・・

Claims (1)

【特許請求の範囲】
1. 複数のメモリバンクに対してデータの書込みと読出しに
   よって機能テストを行うにおいて、各メモリバンクのバ
   ンク選択信号を一括選択にし、各メモリバンクに対して
   同じアドレス部分には同じデータの書込みを並列的にか
   つ正論理と負論理を切換えた読出しを並列的に行い、読
   出しデータから当該アドレス部分の正当性をチェックす
   ることを特徴とするメモリのテスト方法。