JPH04182758A - メモリ診断方式 - Google Patents
メモリ診断方式Info
- Publication number
- JPH04182758A JPH04182758A JP2311873A JP31187390A JPH04182758A JP H04182758 A JPH04182758 A JP H04182758A JP 2311873 A JP2311873 A JP 2311873A JP 31187390 A JP31187390 A JP 31187390A JP H04182758 A JPH04182758 A JP H04182758A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- floating
- memory circuit
- data
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 abstract description 9
- 238000002405 diagnostic procedure Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のメモリ回路で構成され、フローティン
グアドレス方式をとる記憶装置におけるメモリ診断プロ
グラムの診断方式に関する。
グアドレス方式をとる記憶装置におけるメモリ診断プロ
グラムの診断方式に関する。
（従来の技術）
従来、この種の記憶装置におけるメモリ診断の診断プロ
グラムは、第３図に示すように、フローティングアドレ
スセット部、メモリライト処理部、メモリリード＆ベリ
ファイ処理部とを具備し、フローティングアドレスセッ
ト部で、各メモリ回路のフローティングアドレスを異な
るアドレスで設定しくステップ２１）、メモリライト処
理部で、各メモリ回路に対し診断データの書込みを行い
（ステップ２２）、全メモリ回路に書込みが終了したか
をチェック（ステップ２３．２４）後、メモリリード＆
ベリファイ処理部で各メモリから読出しを行い診断デー
タと比較して、正しく書込まれたか診断を行っていた（
ステップ２５．２６．２７）。
グラムは、第３図に示すように、フローティングアドレ
スセット部、メモリライト処理部、メモリリード＆ベリ
ファイ処理部とを具備し、フローティングアドレスセッ
ト部で、各メモリ回路のフローティングアドレスを異な
るアドレスで設定しくステップ２１）、メモリライト処
理部で、各メモリ回路に対し診断データの書込みを行い
（ステップ２２）、全メモリ回路に書込みが終了したか
をチェック（ステップ２３．２４）後、メモリリード＆
ベリファイ処理部で各メモリから読出しを行い診断デー
タと比較して、正しく書込まれたか診断を行っていた（
ステップ２５．２６．２７）。
上述した従来のメモリ診断方式は、メモリ診断時、診断
プログラムは、メモリライト処理部により、１つのメモ
リ回路から診断データの書込みを始め、全メモリ回路に
ついて診断データの書込み処理を行っており、かつ、全
メモリ回路について書込みが行われたかチェックを行っ
ているので、記憶装置のメモリ回路の個数が増すに伴い
、メモリ診断に要する時間が長くなるという欠点がある
。
プログラムは、メモリライト処理部により、１つのメモ
リ回路から診断データの書込みを始め、全メモリ回路に
ついて診断データの書込み処理を行っており、かつ、全
メモリ回路について書込みが行われたかチェックを行っ
ているので、記憶装置のメモリ回路の個数が増すに伴い
、メモリ診断に要する時間が長くなるという欠点がある
。
本発明の目的は、メモリ診断に要する時間が短いメモリ
診断方式を提供することである。
診断方式を提供することである。
本発明のメモリ診断方式は、
診断データの書込み前に各メモリ回路にフローティング
アドレスを設定する手段と、 メモリ回路に診断データを書込む手段と、１つのメモリ
回路に診断データの書込みが終了したかどうかをチェッ
クする手段と、 診断データの書込みが終了すると、各メモリ回路からデ
ータを読出す前にフローティングアドレスを設定する手
段と、 各メモリ回路からデータ読出しを行い診断データと一致
するか比較をする手段と、 １つのメモリ回路および全メモリ回路から読出しをし、
診断データと一致するか比較を行ったかをチェックする
手段とを有する。
アドレスを設定する手段と、 メモリ回路に診断データを書込む手段と、１つのメモリ
回路に診断データの書込みが終了したかどうかをチェッ
クする手段と、 診断データの書込みが終了すると、各メモリ回路からデ
ータを読出す前にフローティングアドレスを設定する手
段と、 各メモリ回路からデータ読出しを行い診断データと一致
するか比較をする手段と、 １つのメモリ回路および全メモリ回路から読出しをし、
診断データと一致するか比較を行ったかをチェックする
手段とを有する。
診断プロクラムのフローティングアドレスセット部によ
り各メモリ回路のフローティングアドレスを同一に設定
することにより、メモリライト処理部は、１つのメモリ
回路について診断データの書込みを行うことで、他のメ
モリ回路にも同時に書込みを行うことができるのて、メ
モリ診断に要する時間の短縮化ができる。
り各メモリ回路のフローティングアドレスを同一に設定
することにより、メモリライト処理部は、１つのメモリ
回路について診断データの書込みを行うことで、他のメ
モリ回路にも同時に書込みを行うことができるのて、メ
モリ診断に要する時間の短縮化ができる。
なお、各メモリ回路に、フローティングアドレスを同一
に設定した時、記憶装置の記憶範囲内でメモリ回路に書
込みを行うと、レディ信号がワイヤードオア結合されて
いない時は全メモリ回路が、自身に書込み信号をアクテ
ィブにするため、信号線の衝突か生じる。そこで、各メ
モリ回路は、書込みデータを引き取る時または読出しデ
ータを出力する時に、ワイヤードオア結合されたレディ
信号を出力する手段を有していることが必要である。
に設定した時、記憶装置の記憶範囲内でメモリ回路に書
込みを行うと、レディ信号がワイヤードオア結合されて
いない時は全メモリ回路が、自身に書込み信号をアクテ
ィブにするため、信号線の衝突か生じる。そこで、各メ
モリ回路は、書込みデータを引き取る時または読出しデ
ータを出力する時に、ワイヤードオア結合されたレディ
信号を出力する手段を有していることが必要である。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すメモリ診断方式（診断
プログラム）の処理の流れを示す図、第２図は本実施例
が通用される記憶装置の構成を示す図である。
プログラム）の処理の流れを示す図、第２図は本実施例
が通用される記憶装置の構成を示す図である。
第２図に示す記憶装置は、データ／アドレスバス１１と
、データ／アドレスバス１１に接続されたメモリ１２．
、１２２と、レディ信号Ｍ１３．．１３□を有し、メモ
リ１２１ （１２２）は、メモリ回路１７□（１，７２
）にセットされるフローティングアドレスを保持するフ
ローティングアドレスレジスタ１４１ （１４２）
と、フローティングアドレスレジスタ１４＋ （＋４２
）に保持されているフローティングアドレスとデータ／
アドレスバス１１トのアドレスを比較するフローティン
グアドレス比較回路１５＋ （＋５２） と、メモ
リ回路＋７． （１７２）が書込みデータを引き取る時
またはメモリ回路１７＋ （＋７２）が読比しデータを
出力する時ワイヤードオア結合されたレディ信号をレデ
ィ信号線１３１ （１３２）に出力する手段（図示せず
）を含んでいる。
、データ／アドレスバス１１に接続されたメモリ１２．
、１２２と、レディ信号Ｍ１３．．１３□を有し、メモ
リ１２１ （１２２）は、メモリ回路１７□（１，７２
）にセットされるフローティングアドレスを保持するフ
ローティングアドレスレジスタ１４１ （１４２）
と、フローティングアドレスレジスタ１４＋ （＋４２
）に保持されているフローティングアドレスとデータ／
アドレスバス１１トのアドレスを比較するフローティン
グアドレス比較回路１５＋ （＋５２） と、メモ
リ回路＋７． （１７２）が書込みデータを引き取る時
またはメモリ回路１７＋ （＋７２）が読比しデータを
出力する時ワイヤードオア結合されたレディ信号をレデ
ィ信号線１３１ （１３２）に出力する手段（図示せず
）を含んでいる。
メモリ１２＋ （１２２）は、リード・ライト処理を行
う際、フローティングアドレス比較回路１５゜（１５２
）において、該アドレスが自身のフローティングアドレ
スレジスタ１４Ｉ（１４２）の内容と一致するか比較を
し、一致した時には、メモリリード・ライト制御部１６
１ （１６２）により該処理を行う。
う際、フローティングアドレス比較回路１５゜（１５２
）において、該アドレスが自身のフローティングアドレ
スレジスタ１４Ｉ（１４２）の内容と一致するか比較を
し、一致した時には、メモリリード・ライト制御部１６
１ （１６２）により該処理を行う。
次に、本実施例の診断プログラムの処理の流れを第１図
を参照して説明する。
を参照して説明する。
フローティングアドレスセット部（メモリライト用）に
おいて各メモリ回路１７．．１７□のフローティングア
ドレスを同一のアドレスで設定する（ステップ１）。メ
モリライト処理部において、メモリ回路１７＋、 １７
２に対し診断データの書込みを行う（ステップ２）。メ
モリライト処理か１つのメモリ回路に対して書込みが終
了したかをチェックしくステップ３）、ＮＯの時はステ
ップ２の処理を行い、ＹＥＳの時はステップ４の処理に
移る。
おいて各メモリ回路１７．．１７□のフローティングア
ドレスを同一のアドレスで設定する（ステップ１）。メ
モリライト処理部において、メモリ回路１７＋、 １７
２に対し診断データの書込みを行う（ステップ２）。メ
モリライト処理か１つのメモリ回路に対して書込みが終
了したかをチェックしくステップ３）、ＮＯの時はステ
ップ２の処理を行い、ＹＥＳの時はステップ４の処理に
移る。
フローティングアドレスセット部（メモリリート用）に
おいて、各メモリ回路１７＋ 、 ＋７２のフローティ
ングアドレスを異なるアドレスで設定する（ステップ４
）。メモリリート及ヘリファイ処理部において、メモリ
回路１７１．１７２の読出しを行い、診断データと一致
するか比較を行う（ステップ５）。ステップ５の処理が
１つのメモリ回路について終Ｙしたかをチェックしくス
テップ６）、ＮＯならばステップ５の処理を行い、ＹＥ
Ｓならばステップ７の処理に移る。ステップ５の処理が
全メモリ回路について終了したかチェックしくステップ
７）、Ｎｏならばステップ５の処理を行い、ＹＥＳなら
ばこの診断プログラムの終了となる。
おいて、各メモリ回路１７＋ 、 ＋７２のフローティ
ングアドレスを異なるアドレスで設定する（ステップ４
）。メモリリート及ヘリファイ処理部において、メモリ
回路１７１．１７２の読出しを行い、診断データと一致
するか比較を行う（ステップ５）。ステップ５の処理が
１つのメモリ回路について終Ｙしたかをチェックしくス
テップ６）、ＮＯならばステップ５の処理を行い、ＹＥ
Ｓならばステップ７の処理に移る。ステップ５の処理が
全メモリ回路について終了したかチェックしくステップ
７）、Ｎｏならばステップ５の処理を行い、ＹＥＳなら
ばこの診断プログラムの終了となる。
以Ｅ説明したように本発明は、メモリ診断時診断プログ
ラムのフローティングアドレスセット部により各メモリ
回路のフローティングアドレスを同一に設定することに
より、メモリライト処理部は、１つのメモリ回路につい
て診断データの書込みを行うことて、他のメモリ回路に
も同時に書込みを行うことかできるのて、メモリ診断に
要する時間の短縮化かできる効果かある。
ラムのフローティングアドレスセット部により各メモリ
回路のフローティングアドレスを同一に設定することに
より、メモリライト処理部は、１つのメモリ回路につい
て診断データの書込みを行うことて、他のメモリ回路に
も同時に書込みを行うことかできるのて、メモリ診断に
要する時間の短縮化かできる効果かある。
第１図は本発明の一実施例のメモリ診断方式の処理の流
れを示す図、第２図は第１図のメモリ診断方式が適用さ
れた記憶装置の構成を示す図、第３図は従来例のメモリ
診断方式の処理の流れを示す図である。 １〜７・・・・・・ステップ １１・・・・・・・・・・データ／アドレスバス１２、
、１２２・・・・メモリ １３、、１３２・・・・レディ信号線 １４、、 ＋４２・・・・フローティングアドレスレジ
スタ１５、、 ＋５２・・・・フローテインクアドレス
比較回路１６、、１６２・・・・メモリリード／ライト
制御部］７．．１７２・・・・メモリ回路 第１図
れを示す図、第２図は第１図のメモリ診断方式が適用さ
れた記憶装置の構成を示す図、第３図は従来例のメモリ
診断方式の処理の流れを示す図である。 １〜７・・・・・・ステップ １１・・・・・・・・・・データ／アドレスバス１２、
、１２２・・・・メモリ １３、、１３２・・・・レディ信号線 １４、、 ＋４２・・・・フローティングアドレスレジ
スタ１５、、 ＋５２・・・・フローテインクアドレス
比較回路１６、、１６２・・・・メモリリード／ライト
制御部］７．．１７２・・・・メモリ回路 第１図
Claims (1)
- 【特許請求の範囲】 １、複数個のメモリ回路と、該メモリ回路の各々にフロ
ーティングアドレスをセットするフローティングアドレ
スレジスタとを有する記憶装置において、 診断データの書込み前に各メモリ回路にフローティング
アドレスを設定する手段と、 メモリ回路に診断データを書込む手段と、 １つのメモリ回路に診断データの書込みが終了したかど
うかをチェックする手段と、 診断データの書込みが終了すると、各メモリ回路からデ
ータを読出す前にフローティングアドレスを設定する手
段と、 各メモリ回路からデータ読出しを行い診断データと一致
するか比較をする手段と、 １つのメモリ回路および全メモリ回路から読出しをし、
診断データと一致するか比較を行ったかをチェックする
手段とを有するメモリ診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311873A JPH04182758A (ja) | 1990-11-16 | 1990-11-16 | メモリ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311873A JPH04182758A (ja) | 1990-11-16 | 1990-11-16 | メモリ診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04182758A true JPH04182758A (ja) | 1992-06-30 |
Family
ID=18022441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311873A Pending JPH04182758A (ja) | 1990-11-16 | 1990-11-16 | メモリ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04182758A (ja) |
-
1990
- 1990-11-16 JP JP2311873A patent/JPH04182758A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3570388B2 (ja) | メモリ診断装置及び診断方法 | |
| KR20060110359A (ko) | 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법 | |
| JPH04182758A (ja) | メモリ診断方式 | |
| JPH0342747A (ja) | メモリ試験方式 | |
| JPH05266694A (ja) | メモリテスト方式 | |
| JPH04275654A (ja) | 情報処理装置の記憶部診断方式 | |
| JPS6167162A (ja) | メモリチエツク回路 | |
| JPS63155347A (ja) | メモリ診断補助回路 | |
| JP2808303B2 (ja) | Ｉｃデバイステスト装置 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JP2583326Y2 (ja) | データ・バスの診断装置 | |
| JPH03265037A (ja) | 大容量メモリ初期診断制御方式 | |
| JPH04157535A (ja) | レジスタ検査方法 | |
| JPH09189744A (ja) | Ｉｃテスタユニット診断方法 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPS59195751A (ja) | 情報処理装置の診断方式 | |
| JPS63310033A (ja) | マルチプロセッサ診断方式 | |
| JPH01297746A (ja) | メモリ診断方式 | |
| JPS62134900A (ja) | テスト回路 | |
| JPH01309155A (ja) | メモリ制御装置 | |
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPS63250755A (ja) | メモリのテスト方法 | |
| JPS6246019B2 (ja) | ||
| JPH01303531A (ja) | 複数ユニット・スキャン制御方式 | |
| JPH02126344A (ja) | プログラム処理時間測定システム |