JPS62134900A - テスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテスＩ−回路に関し、特に並列書込型のプログ
ラム可能読出専用メモリに書込まれたプログラム確認に
用いるテスト回路に関する。

〔従来の技術〕

従来、この種の並列書込型のプログラム可能読出専用メ
モリ（Ｐｒｏｇｒａｍｍａｂ　］　ｅＲｅａｄ−ｏｎｌ
ｙ　　ｍｅｍｏｒｙ、以下、ＰＲＯＭと称す〉では、書
込みは並列に複数個同時に行い、その後書込まれたプロ
グラムの確認を行う従来のテスト回路は、各−個ずつ試
験を行うようになっていた。

〔発明が解決しようとする問題点〕

」一連した従来のテスト回路では、プログラム書込は並
列に複数個同時に行えるにもかかわらず、その後の書込
まれたプログラムの確認は書込まれた複数個のＰＲＯＭ
から１個を選択し、その内容を読出し基準のプログラム
の内容と比較して一致することで正しくプログラムされ
たことを確認した後に次のＰ　Ｒ，ＯＭの確認を行うと
いう方式になっていて、最近のＰＲＯＭの大容量化に伴
い書込まれたすべてのＰＲＯＭのプログラムを確認する
には長時間を必要とするという問題点がある。

本発明の目的は、書込まれたプログラムの確認を短時間
で実施できるナス１〜回路を提供することにある。

〔問題点を解決するための手段〕

本発明のテスト回路は、基準プログラムを発生ずる基準
プログラム発生回路と、並列書込型の複数個のプログラ
ム可能読出専用メモリと、該プログラム可能読出専用メ
モリに前記基準プログラムを書込後前記基準プログラム
発生回路と前記プログラム可能読出専用メモリとを接続
するデータバスを遮断する前記プログラム可能読出専用
メモリと同数のゲーＩ〜と、前記基準プログラムと前記
プログラム可能読出専用メモリから読出されたデータと
を比較し一致しないとき不一致信号を出力する前記プロ
グラム可能読出専用メモリと同数の比較器と、前記不一
致信壮に、Ｌリセ・ソ１〜される前記プログラム可能読
出Ｉ、ｌ、を用メモリと同数のフリ・ツブ′フロップと
を含んでｆＭ成される、 〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブＩ″７ツタ図である。

第１図に示ずテスト回路は、ｌ、（準プログラム発生回
路１と、並列書込をのｌ”　１１−　ＯＭ　２と、１．
（へ−！プログラム発生回路１がらの基準プログラノ＼
が７％Ｅされるメインデータバス７とＰ　ｒ？　（’）
　Ｍ　２との間ａ）接続を電気的に分離するゲート３と
、Ｐ　ＲＯＭ　２と基準プログラム発生回路１とをアク
セスするためのアドレスバス８と、基準プログラムとｌ
）　ＲＯＭ２から読出されたデータとを比較し、両者が
一致しないとき不一致信号１３を出力する比較器４と、
不一致信号１３でリセッ１へされるフリップフロップ５
とを含んて構成される。なお、第１図に点線で囲って示
す電子回路は試験されるＰ　Ｒ，ＯＭの数だけ存在する
ものとする。

ＰＲＯＭ２へ基準プログラム書込み後のプログラム確認
時において、ＰＲＯＭ２とメインデータバス７との罰の
データバス９はコントロール信号１１によってゲート３
で電気的に分離される。

従って、アドレスバス８からあるアドレスデータを受領
したＰＩ（０Ｍ２はデータバス９を介して比較器４にそ
のアドレスデータに対応する１ワードのデータを出力す
る。この時、同時に基準プロゲラｌ、発生回路］も同一
のアドレスデータに基づいて１ワードのデータを比較器
４に供給する。

比較器４はＰＲＯＭ２と基準プログラム発生回路１から
のデータをス１−ローブ信号１２により比較し、もし不
一致ならば不一致信号１３をフリップフロップ５に供給
し、フリップフロップ５がセットされる。

この一連の動作を基準プログラムのすべてのアドレスに
対して行うことによってＰＲＯＭ２に書込まれたプログ
ラムの確認試験を終了する。その後、フリップフロップ
５を調べることにより書込み不良のＰ　Ｒ，ＯＭがわか
り、すべてのＰＲ，ＯＭのプログラム確認ができる。

〔発明の効果〕

以上説明したように本発明のテスト回路は、各Ｐ　ＲＯ
Ｍに対して比較器を接続し、基準プログラムの書込み後
各ＰＲＯＭと基準プログラム発生回路との間のデータバ
スを分離し、ＰＲＯＭと基準プログラム発生回路との同
一アドレスのデータを順次比較することによって、−回
の基準プログラムの全アドレスの読出しで、並列書込み
された複数個のＰＲＯＭのプログラム確認を同時に行う
ことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 １・・・基準プログラム発生回路、２・・・ＰＲＯＭ、
３・・・ゲート、４・・・比較器、５・・・フリップフ
ロップ、７・・・メインデータバス、８・・・アドレス
バス、９・・・データバス、１１・・・コントロール信
号、１２・・・ストローブ信号、１３・・・不一致信号
。

Claims (1)

【特許請求の範囲】
1. 　基準プログラムを発生する基準プログラム発生回路と
   、並列書込型の複数個のプログラム可能読出専用メモリ
   と、該プログラム可能読出専用メモリに前記基準プログ
   ラムを書込後前記基準プログラム発生回路と前記プログ
   ラム可能読出専用メモリとを接続するデータバスを遮断
   する前記プログラム可能読出専用メモリと同数のゲート
   と、前記基準プログラムと前記プログラム可能読出専用
   メモリから読出されたデータとを比較し一致しないとき
   不一致信号を出力する前記プログラム可能読出専用メモ
   リと同数の比較器と、前記不一致信号によりセットされ
   る前記プログラム可能読出専用メモリと同数のフリップ
   フロップとを含むことを特徴とするテスト回路。