JPH03265037A - 大容量メモリ初期診断制御方式 - Google Patents
大容量メモリ初期診断制御方式Info
- Publication number
- JPH03265037A JPH03265037A JP2062661A JP6266190A JPH03265037A JP H03265037 A JPH03265037 A JP H03265037A JP 2062661 A JP2062661 A JP 2062661A JP 6266190 A JP6266190 A JP 6266190A JP H03265037 A JPH03265037 A JP H03265037A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- board
- initial diagnosis
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000004904 shortening Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要コ
複数のメモリボードから成る大容量のメモリの装置立上
げ時の初期診断に関し、 初期診断に要する時間の短縮を目的とし、複数のメモリ
ボードを同時に選択して同一データを書き込む手段と、
上記複数のメモリボードから同時にデータを読み出す手
段と、各メモリボードから読み出したデータを比較して
それらが同一であるか否かを表示する信号を出力する回
路とを設けることにより構成する。
げ時の初期診断に関し、 初期診断に要する時間の短縮を目的とし、複数のメモリ
ボードを同時に選択して同一データを書き込む手段と、
上記複数のメモリボードから同時にデータを読み出す手
段と、各メモリボードから読み出したデータを比較して
それらが同一であるか否かを表示する信号を出力する回
路とを設けることにより構成する。
[産業上の利用分野]
本発明は複数のメモリボードから成る大容量のメモリを
有する制御装置における、装置立上げ時のメモリの初期
診断に関し、特に、診断時間を短縮することの可能な方
式に係る。
有する制御装置における、装置立上げ時のメモリの初期
診断に関し、特に、診断時間を短縮することの可能な方
式に係る。
[従来の技術]
第3図は従来のメモリの初期診断について説明する図で
あって、51はプロセッサ、52は大容量メモリ、53
−1〜53−nはそれぞれメモリボード、54Jtデー
タバスを表わしている。
あって、51はプロセッサ、52は大容量メモリ、53
−1〜53−nはそれぞれメモリボード、54Jtデー
タバスを表わしている。
同図において、装置立上げ時には、プロセッサ51が、
先ず、A−1信号によってメモリボード53−1を選択
し、予め定めたパターンのデータを書き込む。そして次
にこれを読み出して、前記書き込みに用いたデータと照
合する。
先ず、A−1信号によってメモリボード53−1を選択
し、予め定めたパターンのデータを書き込む。そして次
にこれを読み出して、前記書き込みに用いたデータと照
合する。
そして、結果が一致すれば、次にA−2信号によってメ
モリボード53−2を選択し、前記同様、予め定めたパ
ターンのデータを書き込み、次にこれを読み出して照合
を行なう。
モリボード53−2を選択し、前記同様、予め定めたパ
ターンのデータを書き込み、次にこれを読み出して照合
を行なう。
このようにして、次々と各メモリボードを試験し、最終
のメモリボードの試験が終了すると初期診断が終了する
。
のメモリボードの試験が終了すると初期診断が終了する
。
若し、試験の途中で、照合結果に不一致を生じたメモリ
ボードが存在したときには、メモリが障害であることを
例えばマシンチエツク信号などにより表示すると共に、
当該メモリボードに対する診断プログラムを走行させて
更に精査する。
ボードが存在したときには、メモリが障害であることを
例えばマシンチエツク信号などにより表示すると共に、
当該メモリボードに対する診断プログラムを走行させて
更に精査する。
[発明が解決しようとする課題]
上述したように、従来は装置立上げ時のメモリの初期診
断を各メモリボードごとにシリアルに行なっていた。
断を各メモリボードごとにシリアルに行なっていた。
しかも、その方法はプロセッサが、試験用データをメモ
リに書き込みそして読み出して、この読み出したデータ
と書き込みに用いたデータとを命令によって比較すると
言う方法を採っていたので、装置立上げ時の初期診断時
間が非常に大となる。
リに書き込みそして読み出して、この読み出したデータ
と書き込みに用いたデータとを命令によって比較すると
言う方法を採っていたので、装置立上げ時の初期診断時
間が非常に大となる。
そして、近年、装置のメモリ容量の増加と共に、この装
置立上げ時の初期診断時間はより増加する傾向にあり、
装置の立上げが遅くなると言う問題点を生じていた。
置立上げ時の初期診断時間はより増加する傾向にあり、
装置の立上げが遅くなると言う問題点を生じていた。
本発明は、このような従来の問題点に鑑み、装置立上げ
時のメモリの初期診断を迅速に行なうことの可能な手段
を提供することを目的としでいる。
時のメモリの初期診断を迅速に行なうことの可能な手段
を提供することを目的としでいる。
[課題を解決するための手段]
本発明によれば、上述の目的は、前記特許請求の範囲に
記載した手段により達成される。
記載した手段により達成される。
すなわち、本発明は、複数のメモリボードから成る大容
量のメモリを有する制御装置において、複数のメモリボ
ードを同時に選択して同一データを書き込む手段と、上
記複数のメモリボードから同時にデータを読み出す手段
と、各メモリボードから読み出したデータを比較してそ
れらが同一であるか否かを表示する信号を出力する回路
とを設けた大容量メモリ初期診断制御方式である。
量のメモリを有する制御装置において、複数のメモリボ
ードを同時に選択して同一データを書き込む手段と、上
記複数のメモリボードから同時にデータを読み出す手段
と、各メモリボードから読み出したデータを比較してそ
れらが同一であるか否かを表示する信号を出力する回路
とを設けた大容量メモリ初期診断制御方式である。
[作 用コ
第1図は本発明の原理的構成を示す図であって、1−1
〜1−nはメモリボード、2はデータコンベア回路、3
はバス、4−1〜4−nは専用セレクト信号線、5は初
期診断時のみ有効とする共通セレクト信号線、6−1〜
6−nはコンベア用データ出力用の出力線を表わしてい
る。
〜1−nはメモリボード、2はデータコンベア回路、3
はバス、4−1〜4−nは専用セレクト信号線、5は初
期診断時のみ有効とする共通セレクト信号線、6−1〜
6−nはコンベア用データ出力用の出力線を表わしてい
る。
同図において、通常は専用ボードセレク)F号線によっ
て、各メモリボードがそれぞれ個別に選択されるが、初
期診断時には共通ボードセレクト信号線が活性化して、
各メモリボード1−1〜1−nを同時に選択する。そし
て、バス3上の同一データが各メモリボード1−1〜1
−nに同時に書き込まれる。そして、次にこれらのデー
タはメモリから読み圧され出力@6−1〜6−nによっ
てデータコンベア回路2に入力される。データコンベア
回路2は入力された各データを一斉に比較して、その当
否をコンベアチエツク出力信号として出力する。
て、各メモリボードがそれぞれ個別に選択されるが、初
期診断時には共通ボードセレクト信号線が活性化して、
各メモリボード1−1〜1−nを同時に選択する。そし
て、バス3上の同一データが各メモリボード1−1〜1
−nに同時に書き込まれる。そして、次にこれらのデー
タはメモリから読み圧され出力@6−1〜6−nによっ
てデータコンベア回路2に入力される。データコンベア
回路2は入力された各データを一斉に比較して、その当
否をコンベアチエツク出力信号として出力する。
[実施例]
第2図は本発明の一実施例を示すブロック図であって、
7はプロセッサボード、8−1〜8nはメモリボード、
9はハードウェアで構成された初期診断用コンベア回路
、10はアドレスデコード回路、11はデータ・ドライ
バ/レシーバ(DV/RV) 、12はメモリ素子、1
3はコンベア用データレシーバ、14はコンベア用デー
タセットレジスタ、15. 16はアンド回路、17は
データバス、18はアドレスバス、19はシステムバス
、20はメモリコマンド線、21−1〜21−nはコン
ベア用のデータ出力線、22はコンベアチエツク信号用
の出力線を表わしている。
7はプロセッサボード、8−1〜8nはメモリボード、
9はハードウェアで構成された初期診断用コンベア回路
、10はアドレスデコード回路、11はデータ・ドライ
バ/レシーバ(DV/RV) 、12はメモリ素子、1
3はコンベア用データレシーバ、14はコンベア用デー
タセットレジスタ、15. 16はアンド回路、17は
データバス、18はアドレスバス、19はシステムバス
、20はメモリコマンド線、21−1〜21−nはコン
ベア用のデータ出力線、22はコンベアチエツク信号用
の出力線を表わしている。
同図において、通常はメモリボードがシステムバス19
、アドレスバス18を経て送られたアドレス情報をアド
レスデコード回路10がデコードした結果の専用セレク
ト信号によって、データDV/RVIIが活性化され、
メモリ素子12でデータのリード/ライトが行なわれる
。
、アドレスバス18を経て送られたアドレス情報をアド
レスデコード回路10がデコードした結果の専用セレク
ト信号によって、データDV/RVIIが活性化され、
メモリ素子12でデータのリード/ライトが行なわれる
。
データのライト時にはメモリ素子に書き込まれたデータ
が一旦読み出されて、初期診断用コンベア回路9によっ
てコンベア用データセットレジスタ14に格納されてい
る原データと比較され、若し、異常があればプロセッサ
ボード7に対して割り込みを発生してエラーの発生した
ことを報告する。
が一旦読み出されて、初期診断用コンベア回路9によっ
てコンベア用データセットレジスタ14に格納されてい
る原データと比較され、若し、異常があればプロセッサ
ボード7に対して割り込みを発生してエラーの発生した
ことを報告する。
装置立上げ時の初期診断時には、各メモリボード8−1
〜8−nの信号線24が一斉に活性化して各メモリボー
ドが同時に選択される。
〜8−nの信号線24が一斉に活性化して各メモリボー
ドが同時に選択される。
そして、システムバス19上のデータが各メモリボード
8−1〜8−nのメモリ素子に同時に書き込まれる。
8−1〜8−nのメモリ素子に同時に書き込まれる。
次に、これらのデータは読み出され(例えば、メモリボ
ード8−1ではコンベア用データレシーバ13、出力線
21−1を経て)、初期診断用コンベア回路9に人力さ
れる。
ード8−1ではコンベア用データレシーバ13、出力線
21−1を経て)、初期診断用コンベア回路9に人力さ
れる。
このとき、同時に、他の各メモリボードから読み出され
たデータも同様な経路で総て初期診断用コンベア回路9
に人力され、これらが−斉に比較される。上記比較結果
の当否は出力線22によってプロセッサボード7に通知
される。
たデータも同様な経路で総て初期診断用コンベア回路9
に人力され、これらが−斉に比較される。上記比較結果
の当否は出力線22によってプロセッサボード7に通知
される。
[発明の効果]
以上説明したように、本発明によれば複数のメモリボー
ドからなる大容量のメモリを有する制御装置の装置立上
げ時の初期診断を迅速に行なうことができるので、制御
装置の立上げに要する時間を短縮し得る利点がある。
ドからなる大容量のメモリを有する制御装置の装置立上
げ時の初期診断を迅速に行なうことができるので、制御
装置の立上げに要する時間を短縮し得る利点がある。
ムバス、20・・・・・・メモリコマンド線
第1図は本発明の原理的構成を示す図、第2図は本発明
の一実施例を示すブロック図、第3図は従来のメモリの
初期診断について説明する図である。
の一実施例を示すブロック図、第3図は従来のメモリの
初期診断について説明する図である。
Claims (1)
- 【特許請求の範囲】 複数のメモリボードから成る大容量のメモリを有する制
御装置において、 複数のメモリボードを同時に選択して同一データを書き
込む手段と、 上記複数のメモリボードから同時にデータを読み出す手
段と、 各メモリボードから読み出したデータを比較してそれら
が同一であるか否かを表示する信号を出力する回路とを
設けたことを特徴とする大容量メモリ初期診断制御方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2062661A JPH03265037A (ja) | 1990-03-15 | 1990-03-15 | 大容量メモリ初期診断制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2062661A JPH03265037A (ja) | 1990-03-15 | 1990-03-15 | 大容量メモリ初期診断制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03265037A true JPH03265037A (ja) | 1991-11-26 |
Family
ID=13206705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2062661A Pending JPH03265037A (ja) | 1990-03-15 | 1990-03-15 | 大容量メモリ初期診断制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03265037A (ja) |
-
1990
- 1990-03-15 JP JP2062661A patent/JPH03265037A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
US5224101A (en) | Micro-coded built-in self-test apparatus for a memory array | |
JP2001273794A (ja) | フェイル前情報取得回路およびその取得方法 | |
JPH03265037A (ja) | 大容量メモリ初期診断制御方式 | |
CN113176974B (zh) | 用于验证ip核的方法、装置及系统 | |
US20230335208A1 (en) | Test circuit and method for reading data from a memory device during memory dump | |
JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
JP2002244934A (ja) | メモリ監視装置および方法 | |
JPH10275094A (ja) | プログラム評価システム | |
JPS62122000A (ja) | 記憶素子 | |
JP2729126B2 (ja) | デバッグ・システムのアドレス・トレース回路 | |
CN116994638A (zh) | 测试电路与在存储器转储操作中读取存储器装置数据的方法 | |
JPH079636B2 (ja) | バス診断装置 | |
JP2002063078A (ja) | F/wアクセス処理装置 | |
JPH05180903A (ja) | 半導体集積回路装置のテスト方法及びテスト回路 | |
JPH07110790A (ja) | メモリ診断装置 | |
JP2704935B2 (ja) | テスト機能付きプロセッサ | |
JPH10283388A (ja) | 論理検証装置 | |
JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
JPS60549A (ja) | メモリ試験方式 | |
JPH09189744A (ja) | Icテスタユニット診断方法 | |
JPS63229547A (ja) | 記憶装置試験方式 | |
JPH01207860A (ja) | 記憶装置試験方式 | |
JPH08320806A (ja) | ディジタルicの障害自動検出システム | |
JPS5914196A (ja) | マイクロコンピユ−タの試験装置 |