JPH01303531A - 複数ユニット・スキャン制御方式 - Google Patents
複数ユニット・スキャン制御方式Info
- Publication number
- JPH01303531A JPH01303531A JP63133533A JP13353388A JPH01303531A JP H01303531 A JPH01303531 A JP H01303531A JP 63133533 A JP63133533 A JP 63133533A JP 13353388 A JP13353388 A JP 13353388A JP H01303531 A JPH01303531 A JP H01303531A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- register
- data
- address
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 6
- 238000003745 diagnosis Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は中央処理装置やチャネル装置等が複数のユニ
ットを有し、これらのユニットを備えた計算機システム
において、各ユニットに対する初期値設定や故障検出診
断等を行うための複数ユニット・スキャン制御方式に関
するものである。
ットを有し、これらのユニットを備えた計算機システム
において、各ユニットに対する初期値設定や故障検出診
断等を行うための複数ユニット・スキャン制御方式に関
するものである。
大型あるいは中型計算機システムにおいてはコントロー
ルメモリやレジスタ等への初期値設定、スタート・スト
ップの制御、故障検出診断等を目的として、独立のサー
ビスプロセッサ（Ｓ Ｖ Ｐ）を設け、シリアルスキャ
ンバスにて中央処理装置、チャネル装置、主記憶装置等
を接続してＳＶＰによる制御が行われる。これら各装置
は複数のユニットに分かれ、各ユニットはさらに複数の
レジスタに分かれ、これらがスキャンバスに並列に接続
され、個々にユニークなアドレスが付けられ、キャンイ
ン・スキャンアウト動作によりＳｖＰよりの情報の設定
、読出し、制御動作等が行われる。
ルメモリやレジスタ等への初期値設定、スタート・スト
ップの制御、故障検出診断等を目的として、独立のサー
ビスプロセッサ（Ｓ Ｖ Ｐ）を設け、シリアルスキャ
ンバスにて中央処理装置、チャネル装置、主記憶装置等
を接続してＳＶＰによる制御が行われる。これら各装置
は複数のユニットに分かれ、各ユニットはさらに複数の
レジスタに分かれ、これらがスキャンバスに並列に接続
され、個々にユニークなアドレスが付けられ、キャンイ
ン・スキャンアウト動作によりＳｖＰよりの情報の設定
、読出し、制御動作等が行われる。
ところが、これらの計算機システムにおいて規模が大き
くなるに従って複数の同じ構成を有する中央処理装置及
びチャネル装置が設けられ、これら内の情報を設定すべ
きコントロールメモリ容量等も大きくなる。したがって
、従来の複数ユニット・スキャン制御方式のように同種
のユニットにあってもユニットＵｌ、Ｕ２． ・・・
と別々に同一データを送ってゆく形では計算機システム
のイニシャライズ時間や故障チエツク時間等が過大にな
るといった問題点があった。
くなるに従って複数の同じ構成を有する中央処理装置及
びチャネル装置が設けられ、これら内の情報を設定すべ
きコントロールメモリ容量等も大きくなる。したがって
、従来の複数ユニット・スキャン制御方式のように同種
のユニットにあってもユニットＵｌ、Ｕ２． ・・・
と別々に同一データを送ってゆく形では計算機システム
のイニシャライズ時間や故障チエツク時間等が過大にな
るといった問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、複数のユニットへのスキャン動作を単一のユ
ニットへのスキャン動作と同一の時間で実行可能とし、
計算機システムのイニシャライズ時間や故障チエツク時
間等の短縮化を図れる複数のユニット・スキャン制御方
式を得ることを目的とする。
たもので、複数のユニットへのスキャン動作を単一のユ
ニットへのスキャン動作と同一の時間で実行可能とし、
計算機システムのイニシャライズ時間や故障チエツク時
間等の短縮化を図れる複数のユニット・スキャン制御方
式を得ることを目的とする。
この発明に係る複数ユニット・スキャン制御方式は、ス
キャンアドレスレジスタｌＯに全ユニッ）Ｕｌ、Ｕ２の
同一アドレスのスキャンレジスタ２０．３０，４０．４
２を指定するためのレジスタ指定情報を格納するレジス
タ指定情報格納領域Ｂを設けるとともに、スキャンレジ
スタ２０゜３０．４０．４２に格納されたデータとサー
ビスプロセッサＳから直接送られてきたデータとを比較
する比較回路４３を設け、サービスプロセッサＳがサー
ビス処理を実行すると、上記スキャンアドレスレジスタ
ＩＯのレジスタ指定情報格納領域Ｂにレジスタ指定情報
を格納し、全ユニッ１−０１゜Ｕ２の同一アドレスのス
キャンレジスタ２０゜３０．４０．４２にデータを書き
込む処理を行い、また、このスキャンレジスタ２０．３
０．４０゜４２に格納されたデータとサービスプロセッ
サＳから直接送られてきたデータとを比較回路４３で比
較し、この比較結果に応じた処理を行うことを特徴とす
るものである。
キャンアドレスレジスタｌＯに全ユニッ）Ｕｌ、Ｕ２の
同一アドレスのスキャンレジスタ２０．３０，４０．４
２を指定するためのレジスタ指定情報を格納するレジス
タ指定情報格納領域Ｂを設けるとともに、スキャンレジ
スタ２０゜３０．４０．４２に格納されたデータとサー
ビスプロセッサＳから直接送られてきたデータとを比較
する比較回路４３を設け、サービスプロセッサＳがサー
ビス処理を実行すると、上記スキャンアドレスレジスタ
ＩＯのレジスタ指定情報格納領域Ｂにレジスタ指定情報
を格納し、全ユニッ１−０１゜Ｕ２の同一アドレスのス
キャンレジスタ２０゜３０．４０．４２にデータを書き
込む処理を行い、また、このスキャンレジスタ２０．３
０．４０゜４２に格納されたデータとサービスプロセッ
サＳから直接送られてきたデータとを比較回路４３で比
較し、この比較結果に応じた処理を行うことを特徴とす
るものである。
サービスプロセッサＳがサービス処理を実行すると、例
えばスキャンレジスタ４２を指定するためのレジスタ指
定情報はスキャンアドレスレジスタ１０のレジスタ指定
情報格納領域Ｂに格納され、これにより全ユニットＵｌ
、Ｕ２のスキャンレジスタ４２が指定され、各スキャン
レジスタ４２に同一のデータが書き込まれる。即ち、各
スキャンレジスタ４２に対して例えば初期値が設定され
ることになる。また、スキャンレジスタ４２に格納さた
データとサービスプロセッサＳから直接送られてきたデ
ータとが比較回路４３で比較され、この比較結果により
故障検出診断等が行われる。
えばスキャンレジスタ４２を指定するためのレジスタ指
定情報はスキャンアドレスレジスタ１０のレジスタ指定
情報格納領域Ｂに格納され、これにより全ユニットＵｌ
、Ｕ２のスキャンレジスタ４２が指定され、各スキャン
レジスタ４２に同一のデータが書き込まれる。即ち、各
スキャンレジスタ４２に対して例えば初期値が設定され
ることになる。また、スキャンレジスタ４２に格納さた
データとサービスプロセッサＳから直接送られてきたデ
ータとが比較回路４３で比較され、この比較結果により
故障検出診断等が行われる。
（発明の実施例〕
第１図はこの発明の一実施例に係る複数ユニット・スキ
ャン制御方式を採用した計算機システムの要部構成を示
すブロック図である０図において、Ｓは複数のユニット
に対して初期値設定やスタート・ストップ制御や故障検
出診断等のサービス処理を行うサービスプロセッサ、ｕ
ｔ、ｕ２は所定の機能を有するもので、計算機システム
に備えられる中央処理装置、チャネル装置、主記憶装置
等のユニットである。サービスプロセッサＳにおいて、
１はスキャンイン／アウトデータ、２はスキャン動作用
シック、３はスキャンインデータ送出ゲート、４はスキ
ャンアウトデータバイパスゲート、５はスキャンモード
情報を格納するスキャンモードレジスタである。ユニッ
トＵｌ、Ｕ２において、１０はスキャンアドレス情報を
格納するスキャンアドレスレジスタ、１１はスキャンア
ドレスを転送するスキャンアドレスゲート、１２はスキ
ャンアドレスをデコード化するスキャンアドレスデコー
ダ、２０．３０．４０．４２はスキャン処理に関するデ
ータを格納する複数のスキャンレジスタ、２１，３１．
４１．４５はスキャンレジスタ２０．３０．４０．４２
の各データを転送するデータゲート、４３はスキャンレ
ジスタ４２に格納されたデータとサービスプロセッサＳ
から直接送られてきたデータとを比較する比較回路、４
４はエラーレジスタ、４６はエラーレジスタ４４のエラ
ーデータを転送するエラーゲート、４７はスキャンレジ
スタ４０の情報によりスキャンレジスタ４２を制御する
コントロールＲＡＭである。
ャン制御方式を採用した計算機システムの要部構成を示
すブロック図である０図において、Ｓは複数のユニット
に対して初期値設定やスタート・ストップ制御や故障検
出診断等のサービス処理を行うサービスプロセッサ、ｕ
ｔ、ｕ２は所定の機能を有するもので、計算機システム
に備えられる中央処理装置、チャネル装置、主記憶装置
等のユニットである。サービスプロセッサＳにおいて、
１はスキャンイン／アウトデータ、２はスキャン動作用
シック、３はスキャンインデータ送出ゲート、４はスキ
ャンアウトデータバイパスゲート、５はスキャンモード
情報を格納するスキャンモードレジスタである。ユニッ
トＵｌ、Ｕ２において、１０はスキャンアドレス情報を
格納するスキャンアドレスレジスタ、１１はスキャンア
ドレスを転送するスキャンアドレスゲート、１２はスキ
ャンアドレスをデコード化するスキャンアドレスデコー
ダ、２０．３０．４０．４２はスキャン処理に関するデ
ータを格納する複数のスキャンレジスタ、２１，３１．
４１．４５はスキャンレジスタ２０．３０．４０．４２
の各データを転送するデータゲート、４３はスキャンレ
ジスタ４２に格納されたデータとサービスプロセッサＳ
から直接送られてきたデータとを比較する比較回路、４
４はエラーレジスタ、４６はエラーレジスタ４４のエラ
ーデータを転送するエラーゲート、４７はスキャンレジ
スタ４０の情報によりスキャンレジスタ４２を制御する
コントロールＲＡＭである。
次に第１図に示す実施例の主要部分の動作について説明
する。
する。
スキャンモードにおいては、まず、サービスプロセッサ
Ｓのスキャンモードレジスタ５にアドレススキャンモー
ドが設定され、コントロールバスＣＢに送出される。Ｖ
ｔいてスキャンアドレスがシフタ２に設定（格納）され
、データ送出ゲート３を通してスキャンバスＳＢに送出
され、各ユニットＵ１．Ｕ２のスキャンアドレスレジス
タ１０にシフトインされる。引き続いてスキャンモード
レジスタ５をデータスキャンインモードに設定し、デー
タをシフタ２に設定し、スキャンバスＳＢを通して各ユ
ニットＵｌ、Ｕ２の各スキャンレジスタ２０．３０．４
０．４２等に設定する。同様に各ユニット［１１，Ｕ２
のデータをサービスプロセッサＳが読取る場合にはスキ
ャンモードレジスタ５をデータスキャンアウトモードに
設定し、各ユニットＵ１．Ｕ２の各スキャンレジスタ２
０゜３０．４０．４２等の内容はシフタ２に読取られる
と同時にゲート４を通して再び元の各レジスタ２０．３
０．４０．４２等に戻される。
Ｓのスキャンモードレジスタ５にアドレススキャンモー
ドが設定され、コントロールバスＣＢに送出される。Ｖ
ｔいてスキャンアドレスがシフタ２に設定（格納）され
、データ送出ゲート３を通してスキャンバスＳＢに送出
され、各ユニットＵ１．Ｕ２のスキャンアドレスレジス
タ１０にシフトインされる。引き続いてスキャンモード
レジスタ５をデータスキャンインモードに設定し、デー
タをシフタ２に設定し、スキャンバスＳＢを通して各ユ
ニットＵｌ、Ｕ２の各スキャンレジスタ２０．３０．４
０．４２等に設定する。同様に各ユニット［１１，Ｕ２
のデータをサービスプロセッサＳが読取る場合にはスキ
ャンモードレジスタ５をデータスキャンアウトモードに
設定し、各ユニットＵ１．Ｕ２の各スキャンレジスタ２
０゜３０．４０．４２等の内容はシフタ２に読取られる
と同時にゲート４を通して再び元の各レジスタ２０．３
０．４０．４２等に戻される。
第２図は第１図に示すスキャンアドレスレジスタ１０の
構成及びその周辺回路の詳細構成を示す論理回路図であ
る０図において、スキャンアドレスレジスタ１０内のＳ
は例えば中央処理装置、チャネル装置、主記憶装置等の
サブシステムを指定する情報を格納する領域であり、Ｕ
はサブシステムのユニッ）Ｕｌ、０２を指定する情報を
格納する領域である。また、ＡはユニットＵｌ、Ｕ２内
のレジスタ等を指定するアドレス情報を格納する領域で
ある。領域Ｓ、 Ｕ、 Ａの各情報はデコーダ１２．
１３．１４にそれぞれ与えられ、これらのデコーダ１２
．１３．１４やゲート１５−１゜１５−２．１６．１７
−１．１７−２等によりスキャンレジスタ２０．４２等
の選択を行うレジスタ選択信号１０１，１０２が生成さ
れる。また、スキャンアドレスレジスタＩＯ内のＢは全
ユニットの同一アドレスのスキャンレジスタを指定する
ためのレジスタ指定情報を格納するレジスタ指定情報格
納領域である。このレジスタ指定情報格納領域Ｂのビッ
トをオンにする仁とにより、ゲート１５−２．ゲート１
６及びゲート１７−１ （又は１７−２）がオンとな
り、レジスタ選択信号１０１ （又は１０２）が生成さ
れ、指定サブシステみ内の全ユニットの同一アドレスの
スキャンレジスタはそのレジスタ選択信号１０１ （又
は１０２）により選択され指定される。
構成及びその周辺回路の詳細構成を示す論理回路図であ
る０図において、スキャンアドレスレジスタ１０内のＳ
は例えば中央処理装置、チャネル装置、主記憶装置等の
サブシステムを指定する情報を格納する領域であり、Ｕ
はサブシステムのユニッ）Ｕｌ、０２を指定する情報を
格納する領域である。また、ＡはユニットＵｌ、Ｕ２内
のレジスタ等を指定するアドレス情報を格納する領域で
ある。領域Ｓ、 Ｕ、 Ａの各情報はデコーダ１２．
１３．１４にそれぞれ与えられ、これらのデコーダ１２
．１３．１４やゲート１５−１゜１５−２．１６．１７
−１．１７−２等によりスキャンレジスタ２０．４２等
の選択を行うレジスタ選択信号１０１，１０２が生成さ
れる。また、スキャンアドレスレジスタＩＯ内のＢは全
ユニットの同一アドレスのスキャンレジスタを指定する
ためのレジスタ指定情報を格納するレジスタ指定情報格
納領域である。このレジスタ指定情報格納領域Ｂのビッ
トをオンにする仁とにより、ゲート１５−２．ゲート１
６及びゲート１７−１ （又は１７−２）がオンとな
り、レジスタ選択信号１０１ （又は１０２）が生成さ
れ、指定サブシステみ内の全ユニットの同一アドレスの
スキャンレジスタはそのレジスタ選択信号１０１ （又
は１０２）により選択され指定される。
上述したように第２図に示す構成は第３図に示す従来の
構成にレジスタ指定情報格納領域Ｂ及びゲー）１５−２
．１６を新たに設けたので、ユニットＵｌ、Ｕ２．
・・・内のスキャンレジスタに同時にデータが設定でき
、ユニット数が増加してもサービスプロセッサＳは初期
値設定等のサービス処理のロード時間を増加させること
はない。
構成にレジスタ指定情報格納領域Ｂ及びゲー）１５−２
．１６を新たに設けたので、ユニットＵｌ、Ｕ２．
・・・内のスキャンレジスタに同時にデータが設定でき
、ユニット数が増加してもサービスプロセッサＳは初期
値設定等のサービス処理のロード時間を増加させること
はない。
次に第１図に示す比較回路４３やエラーレジスタ４４等
の動作について説明する。
の動作について説明する。
まず、スキャンレジスタ４０へのアドレスの設定及びス
キャンアウト動作の前動作として、コントロールＲＡＭ
４７のデータを格納したスキャンレジスタ４２への読出
しを行っておく、次にスキャンモードレジスタ５を比較
モードに設定し、スキャンバスＳＢからは通常のＲＡＭ
ロードに使用されているのと同一のデータをシフタ２及
びゲート３経由で送出する。これによりスキャンレジス
タ４２からはスキャンアウト動作時と同じ（次々にデー
タゲートが送出され、このデータビットは比較回路４３
にてサービスプロセッサＳから直接送られてきたスキャ
ンバスＳＨの内容と比較され、両者が異なる場合はエラ
ーレジスタ４４に記憶される。その後、比較エラーリセ
ット信号が来るまではスキャンレジスタ４０の内容変更
を受付ないようにしておく。
キャンアウト動作の前動作として、コントロールＲＡＭ
４７のデータを格納したスキャンレジスタ４２への読出
しを行っておく、次にスキャンモードレジスタ５を比較
モードに設定し、スキャンバスＳＢからは通常のＲＡＭ
ロードに使用されているのと同一のデータをシフタ２及
びゲート３経由で送出する。これによりスキャンレジス
タ４２からはスキャンアウト動作時と同じ（次々にデー
タゲートが送出され、このデータビットは比較回路４３
にてサービスプロセッサＳから直接送られてきたスキャ
ンバスＳＨの内容と比較され、両者が異なる場合はエラ
ーレジスタ４４に記憶される。その後、比較エラーリセ
ット信号が来るまではスキャンレジスタ４０の内容変更
を受付ないようにしておく。
この機能により複数ユニットのコントロールＲＡＭ４７
の内容確認が一回のデータ送出により可能となり、サー
ビスプロセッサＳはユニットのスタート・ス）７プ制御
や故障検出診断等のサービス処理を効率良く行う“こと
ができる。
の内容確認が一回のデータ送出により可能となり、サー
ビスプロセッサＳはユニットのスタート・ス）７プ制御
や故障検出診断等のサービス処理を効率良く行う“こと
ができる。
以上のように本発明によれば、サービスプロセッサがサ
ービス処理を実行すると、スキャンアドレスレジスタの
レジスタ指定情報格納領域にレジスタ指定情報を格納し
、全ユニットの同一アドレスのスキャンレジスタにデー
タを書き込む処理を行い、また、このスキャンレジスタ
に格納されたデータをサービスプロセッサから直接送ら
れてきたデータとを比較回路で比較し、この比較結果に
応じた処理を行うようにしたので、複数ユニットへのス
キャン動作が単一のユニットへのスキャン動作と同一の
時間で実行可能となり、これにより計算機システムのイ
ニシャライズ時間や故障チエツク時間等が短縮化され、
サービスプロセッサのユニットに対するサービス処理を
効率良く行うことができるという効果が得られる。
ービス処理を実行すると、スキャンアドレスレジスタの
レジスタ指定情報格納領域にレジスタ指定情報を格納し
、全ユニットの同一アドレスのスキャンレジスタにデー
タを書き込む処理を行い、また、このスキャンレジスタ
に格納されたデータをサービスプロセッサから直接送ら
れてきたデータとを比較回路で比較し、この比較結果に
応じた処理を行うようにしたので、複数ユニットへのス
キャン動作が単一のユニットへのスキャン動作と同一の
時間で実行可能となり、これにより計算機システムのイ
ニシャライズ時間や故障チエツク時間等が短縮化され、
サービスプロセッサのユニットに対するサービス処理を
効率良く行うことができるという効果が得られる。
第１図はこの発明の一実施例に係る複数ユニット・スキ
ャン制御方式を採用した計算機システムの要部構成を示
すブロック図、第２図は第１図に示すスキャンアドレス
レジスタの構成及びその周辺回路の詳細構成を示す論理
回路図、第３図は従来のスキャンアドレスレジスタの構
成及びその周辺回路の詳細構成を示す論理回路図である
。 Ｓ・・・サービスプロセッサ、Ｕｌ、Ｕ２・・・ユニッ
ト、ｌＯ・・・スキャンアドレスレジスタ、２０．３０
．４０．４２・・・スキャンレジスタ、４３・・・比較
回路、Ｂ・・・レジスタ指定情報格納領域。 代理人 大 岩 増 ａ（ほか２名）第２図 ＣＢ Ｂ、レジスタ指定・１肴享昧丙や四〇髪第３０ ０日 手続補正四（自発） ２、発明の名称 複数ユニット・スキャン制御方式 ３、補正をする者 代表者 志 岐 守 哉 ４、代理人 １・′・− ゝ−５？゛・・−１ ５補正の対象 特許請求の範囲１発明の詳細な説明１図面の簡単な説明
の欄。 Ｇ 補正の内容 （１）特許請求の範囲を別紙のとおり補正する。 （２）明細書第４頁第９行目乃至第１０行目、第９頁第
７行目乃至第８行目［レジスタ指定情報・・・・・・格
納領域」とあるのを［ブロードキャストモード指定ビッ
ト」と補正する。 たり、ｊと補正する。 （４）同書第４頁第１６行目乃至第１７行目「レジスタ
指定情報・・・・・・情報を格納し、」とあるのを「ブ
ロードキャストモード指定ビットＢをオンとすることに
より、」と補正する。 （５）同書第５頁第８行目乃至第１０行目「レジスタ指
定情報は・・・・・・これにより」とあるのを「アドレ
スをスキャンアドレスレジスタ１０に設定すると同時に
ブロードキャストモード指定ビットＢをオンとすること
により」と補正する。 （６）同書第７頁第６行目乃至第８行目丁レジスタ４ｏ
の情報・・・・・・コントロールＲＡＭである。」とあ
るのを「レジスタ４０（アドレスレジスタ）。 スキャンレジスタ４２（データレジスタ）によりアクセ
スされるコントロールＲＡＭである。」と補正する。 （７）同書第９頁第５行目乃至第６行目「全ユニット」
とあるのを「全ユニット」と補正する。 （８）同書第９頁第８行目乃至第９行目「このレジスタ
指定情報格納領域Ｂのビットをオンにする」とあるのを
「このブロードキャストモード指定ビットＢをオンにす
る」と補正する。 （９）同書第９頁第１７行目、第１２頁第１３行目乃至
第１４行目［レジスタ指定情報格納領域」とあるのを［
ブロードキャストモード指定ビット」と補正する。 （１０）同書第１０頁第７行目乃至第８行目「データを
格納したスキャンレジスタ４２への読出しを行っておく
、」とあるのを「データをスキャンレジスタ４２へ読出
しておく。」と補正する。 （１１）同書第１１頁第７行目乃至第１０行目「プロセ
ッサがサービス処理を・旧・・指定情報を格納し、」と
あるのを「プロセッサのサービス処理実行時に、スキャ
ンアドレスレジスタのブロードキャストモード指定ビッ
トをオンとすることにより、」と補正する。 以上 ２、特許請求の範囲 スキャンアドレス情報を格納するスキャンアドレスレジ
スタと、スキャン処理に関するデータを格納する複数の
スキャンレジスタとを備え、所定の機能を有する複数の
ユニットと、上記複数のユニットに対して初期値設定や
故障検出診断等のサービス処理を行うサービスプロセッ
サとを含み構成された計算機システムにおいて、上記ス
キャンアドレスレジスタに全ユニットの同一アドレスの
スキャンレジスタΔ公二葦蒐韮を指定するためのヱ。ユ
に主えユ上□ユ下１一定Ｋｌ上１設けるとともに、上記
スキャンレジスタに格納されたデータと上記サービスプ
ロセッサから直接送られてきたデータとを比較する比較
回路を設け、上記サービアドレスのスキャンレジスタに
データを書き込む処理を行い、また、このスキャンレジ
スタに格納されたデータと上記サービスプロセッサから
直接送られてきたデータとを上記比較回路で比較し、こ
の比較結果に応じた処理を行うことを特徴とする複数ユ
ニット・スキャン制御方式。
ャン制御方式を採用した計算機システムの要部構成を示
すブロック図、第２図は第１図に示すスキャンアドレス
レジスタの構成及びその周辺回路の詳細構成を示す論理
回路図、第３図は従来のスキャンアドレスレジスタの構
成及びその周辺回路の詳細構成を示す論理回路図である
。 Ｓ・・・サービスプロセッサ、Ｕｌ、Ｕ２・・・ユニッ
ト、ｌＯ・・・スキャンアドレスレジスタ、２０．３０
．４０．４２・・・スキャンレジスタ、４３・・・比較
回路、Ｂ・・・レジスタ指定情報格納領域。 代理人 大 岩 増 ａ（ほか２名）第２図 ＣＢ Ｂ、レジスタ指定・１肴享昧丙や四〇髪第３０ ０日 手続補正四（自発） ２、発明の名称 複数ユニット・スキャン制御方式 ３、補正をする者 代表者 志 岐 守 哉 ４、代理人 １・′・− ゝ−５？゛・・−１ ５補正の対象 特許請求の範囲１発明の詳細な説明１図面の簡単な説明
の欄。 Ｇ 補正の内容 （１）特許請求の範囲を別紙のとおり補正する。 （２）明細書第４頁第９行目乃至第１０行目、第９頁第
７行目乃至第８行目［レジスタ指定情報・・・・・・格
納領域」とあるのを［ブロードキャストモード指定ビッ
ト」と補正する。 たり、ｊと補正する。 （４）同書第４頁第１６行目乃至第１７行目「レジスタ
指定情報・・・・・・情報を格納し、」とあるのを「ブ
ロードキャストモード指定ビットＢをオンとすることに
より、」と補正する。 （５）同書第５頁第８行目乃至第１０行目「レジスタ指
定情報は・・・・・・これにより」とあるのを「アドレ
スをスキャンアドレスレジスタ１０に設定すると同時に
ブロードキャストモード指定ビットＢをオンとすること
により」と補正する。 （６）同書第７頁第６行目乃至第８行目丁レジスタ４ｏ
の情報・・・・・・コントロールＲＡＭである。」とあ
るのを「レジスタ４０（アドレスレジスタ）。 スキャンレジスタ４２（データレジスタ）によりアクセ
スされるコントロールＲＡＭである。」と補正する。 （７）同書第９頁第５行目乃至第６行目「全ユニット」
とあるのを「全ユニット」と補正する。 （８）同書第９頁第８行目乃至第９行目「このレジスタ
指定情報格納領域Ｂのビットをオンにする」とあるのを
「このブロードキャストモード指定ビットＢをオンにす
る」と補正する。 （９）同書第９頁第１７行目、第１２頁第１３行目乃至
第１４行目［レジスタ指定情報格納領域」とあるのを［
ブロードキャストモード指定ビット」と補正する。 （１０）同書第１０頁第７行目乃至第８行目「データを
格納したスキャンレジスタ４２への読出しを行っておく
、」とあるのを「データをスキャンレジスタ４２へ読出
しておく。」と補正する。 （１１）同書第１１頁第７行目乃至第１０行目「プロセ
ッサがサービス処理を・旧・・指定情報を格納し、」と
あるのを「プロセッサのサービス処理実行時に、スキャ
ンアドレスレジスタのブロードキャストモード指定ビッ
トをオンとすることにより、」と補正する。 以上 ２、特許請求の範囲 スキャンアドレス情報を格納するスキャンアドレスレジ
スタと、スキャン処理に関するデータを格納する複数の
スキャンレジスタとを備え、所定の機能を有する複数の
ユニットと、上記複数のユニットに対して初期値設定や
故障検出診断等のサービス処理を行うサービスプロセッ
サとを含み構成された計算機システムにおいて、上記ス
キャンアドレスレジスタに全ユニットの同一アドレスの
スキャンレジスタΔ公二葦蒐韮を指定するためのヱ。ユ
に主えユ上□ユ下１一定Ｋｌ上１設けるとともに、上記
スキャンレジスタに格納されたデータと上記サービスプ
ロセッサから直接送られてきたデータとを比較する比較
回路を設け、上記サービアドレスのスキャンレジスタに
データを書き込む処理を行い、また、このスキャンレジ
スタに格納されたデータと上記サービスプロセッサから
直接送られてきたデータとを上記比較回路で比較し、こ
の比較結果に応じた処理を行うことを特徴とする複数ユ
ニット・スキャン制御方式。
Claims (1)
- スキャンアドレス情報を格納するスキャンアドレスレジ
スタと、スキャン処理に関するデータを格納する複数の
スキャンレジスタとを備え、所定の機能を有する複数の
ユニットと、上記複数のユニットに対して初期値設定や
故障検出診断等のサービス処理を行うサービスプロセッ
サとを含み構成された計算機システムにおいて、上記ス
キャンアドレスレジスタに全ユニットの同一アドレスの
スキャンレジスタを指定するためのレジスタ指定情報を
格納するレジスタ指定情報格納領域を設けるとともに、
上記スキャンレジスタに格納されたデータと上記サービ
スプロセッサから直接送られてきたデータとを比較する
比較回路を設け、上記サービスプロセッサがサービス処
理を実行すると、上記スキャンアドレスレジスタのレジ
スタ指定情報格納領域にレジスタ指定情報を格納し、全
ユニットの同一アドレスのスキャンレジスタにデータを
書き込む処理を行い、また、このスキャンレジスタに格
納されたデータと上記サービスプロセッサから直接送ら
れてきたデータとを上記比較回路で比較し、この比較結
果に応じた処理を行うことを特徴とする複数ユニット・
スキャン制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133533A JPH01303531A (ja) | 1988-05-31 | 1988-05-31 | 複数ユニット・スキャン制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133533A JPH01303531A (ja) | 1988-05-31 | 1988-05-31 | 複数ユニット・スキャン制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01303531A true JPH01303531A (ja) | 1989-12-07 |
Family
ID=15107031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63133533A Pending JPH01303531A (ja) | 1988-05-31 | 1988-05-31 | 複数ユニット・スキャン制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01303531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300861B1 (ko) * | 1998-06-27 | 2001-09-06 | 박종섭 | 에러 검출 장치 |
-
1988
- 1988-05-31 JP JP63133533A patent/JPH01303531A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300861B1 (ko) * | 1998-06-27 | 2001-09-06 | 박종섭 | 에러 검출 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4191996A (en) | Self-configurable computer and memory system | |
| EP0529945B1 (en) | Method and apparatus for programmable memory control with error regulation and test functions | |
| JPS63184146A (ja) | 情報処理装置 | |
| JPH01303531A (ja) | 複数ユニット・スキャン制御方式 | |
| US6535992B1 (en) | DRAM auto-swapping device | |
| JPS6256538B2 (ja) | ||
| JPH0342747A (ja) | メモリ試験方式 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH06103220A (ja) | データ処理システム | |
| JP2808983B2 (ja) | メモリ診断方法 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPS63250755A (ja) | メモリのテスト方法 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| EP0533375A2 (en) | Computer system having memory testing means | |
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPS59103151A (ja) | マイクロプログラムロ−デイング制御方式 | |
| JPH04373047A (ja) | メモリ診断方式 | |
| JPH04275654A (ja) | 情報処理装置の記憶部診断方式 | |
| JPH0310347A (ja) | 故障検出回路 | |
| JPS59178545A (ja) | エラ−検出方式 | |
| JPH05204771A (ja) | メモリ制御システム | |
| JPH0312757A (ja) | メモリカード | |
| JPH01304557A (ja) | メモリボード | |
| JPH09198274A (ja) | プロセッサとｒａｍを有する装置のテスト方法 | |
| JPH01161550A (ja) | 半導体記憶回路 |