JPH05266694A - メモリテスト方式 - Google Patents

Abstract

(57)【要約】 【目的】 縮退故障，カプリング故障，アドレスデコー
ダ故障のほか、パターンセンシティブ故障をも検出でき
るようにしたメモリテスト方式を提供すること。 【構成】 テストするメモリを、偶数メモリセル（ハ）
と奇数メモリセル（ロ）のグループに分け、それらに対
してマーチングパターン試験を別々に行う。このように
すると、或るメモリセルの値が、上下左右のメモリセル
の値の反転値となる状態（チェッカーボードのパターン
となった状態）が生じる。この状態で、中央のメモリセ
ルの値をリードし、その値が正常値となっているか調べ
る処理をする。もしパターンセンシティブ故障が生じて
いれば、この処理でその故障を検出することが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、縮退故障，カプリング
故障，アドレスデコーダ故障のほか、パターンセンシテ
ィブ故障をも検出できるようにしたメモリテスト方式に
関するものである。

【０００２】

【従来の技術】

（メモリの故障の種類）メモリを構成しているメモリセ
ルには、製造時の製造ミス等により、故障しているもの
が混じっている場合がある。このような故障の種類とし
ては、縮退故障，カプリング故障，アドレスデコーダ故
障，パターンセンシティブ故障がある。以下、各故障に
ついて、簡単に説明する。

【０００３】縮退故障は、メモリセルの値が「０」また
は「１」に固定されてしまっているという故障である。
値を書き換えることが出来ないから、このメモリセルは
使いものにならない。

【０００４】カプリング故障は、或るメモリセルの値が
変化すると、それと連動して他のメモリセルの値も変化
するという故障である。図６は、カプリング故障を説明
する図である。アドレスＡ_H に対応しているメモリセル
Ｃ_H の値を「１」に書き換えると、それと連動して、ア
ドレスＡ_K に対応しているメモリセルＣ_K の値も自動的
に変化してしまっている（例えば、「１」に）。これ
は、何らかの原因によって、メモリセルＣ_H とメモリセ
ルＣ_K とが、カプリングの関係（連動関係）になってし
まったためである。このようなメモリセルも、使えな
い。

【０００５】アドレスデコーダ故障は、或るアドレスが
与えられた時、アドレスデコーダが故障しているため、
本来アクセスすべきでないメモリセルにもアクセスして
しまうという故障である。この故障があると、指示した
筈のないメモリセルにデータがライトされたり、指示し
た筈のないメモリセルからデータがリードされたりす
る。

【０００６】図７は、アドレスデコーダ故障を説明する
図である。アドレスデコーダが故障しているため、アド
レスＡ_H を指示した場合、メモリセルＣ_H のほか、メモ
リセルＣ_K ，メモリセルＣ_L へもアクセスしてしまうと
仮定する。例えば、アドレスＡ_H を指示して「１」をラ
イトせよという場合、図示するようにＣ_H ，Ｃ_K ，Ｃ_L
の全てに「１」が書き込まれる。この場合、メモリセル
Ｃ_K ，メモリセルＣ_Lは、それぞれ対応するアドレスＡ
_K ，Ａ_L からもアクセスされるから、２つのアドレスに
より支配されることになってしまう。このようなメモリ
セルも、使うことは出来ない。

【０００７】パターンセンシティブ故障は、隣接してい
る上下左右のメモリセルの値の影響を受けて、自己の値
が変化されてしまうという故障である。図８は、パター
ンセンシティブ故障を説明する図である。中央のメモリ
セルが、パターンセンシティブ故障を起こしているメモ
リセルである。図８（イ）は、中央のメモリセルの値は
「０」であったのに、上下左右のメモリセルの値が
「１」になると、「１」に変わってしまうという故障を
示している。図８（ロ）は、中央のメモリセルの値は
「１」であったのに、上下左右のメモリセルの値が
「０」になると、「０」に変わってしまうという故障を
示している。このようなメモリセルも、使うことは出来
ない。

【０００８】（故障検出のテスト法）前記のようなメモ
リセルの故障は、メモリテスト装置により検出される。
図５は、メモリとメモリテスト装置を示す図である。図
５において、１はメモリ、２はメモリセル、３はメモリ
テスト装置、４はアドレス発生装置、５はテストデータ
レジスタ、６は制御部、７は比較部である。

【０００９】×印が付けてあるメモリセル２は、故障し
ているメモリセルである。テストデータレジスタ５は、
故障検出のテストに使う「０」とか「１」とかのデータ
を格納しておくレジスタである。アドレス発生装置４
は、テストのためにメモリセルにアクセスするアドレス
を発生する。アドレスを昇順（小→大へ）に発生した
り、降順（大→小へ）に発生したりすることが出来る。
制御部６は、テストのためにテストデータをメモリセル
２にライトしたり、メモリセル２のデータをリードした
りする。比較部７は、リードしたデータを正しい値と比
較し、一致しているかどうか調べるためのものである。

【００１０】一般にテストは、テストデータをメモリセ
ルにライトし、それをリードして正しい値になっている
かどうかを調べることによってなされる。次に、従来の
メモリテスト方式の例として、チェッカーボードパター
ン試験とマーチングパターン試験について説明する。

【００１１】（チェッカーボードパターン試験）このよ
うなメモリテスト装置を使用して行う従来のメモリテス
ト方式の１つに、チェッカーボードパターン試験があ
る。図１０は、チェッカーボードパターン試験を説明す
る図である。図１０（イ）は、この試験で行う処理の詳
細を示している。アドレスは、メモリセルのアドレス
で、０〜Ｎ−１まであるとしている。なお、図１０
（イ）のＷ（０）等は、次のことを意味している。 Ｗ（０）…「０」をライトする Ｗ（１）…「１」をライトする Ｒ（０）…メモリセルからリードし、その値が「０」と
一致しているか調べる Ｒ（１）…メモリセルからリードし、その値が「１」と
一致しているか調べる

【００１２】まず、テストの最初の段階では初期化処理
をするが、これは、アドレスが偶数であるメモリセル
（以下「偶数メモリセル」という）には「０」をライト
し（Ｗ（０））、アドレスが奇数であるメモリセル（以
下「奇数メモリセル」という）には「１」をライトする
という処理である。図１０（ロ）は、初期化を終えた状
態の一部を示している。なお、この試験では、メモリセ
ルへのアクセスは、全てアドレス昇順に行われる。

【００１３】処理１では、初期化でライトした値をリー
ドして、正しい値になっているか調べる。処理２では、
初期化処理でライトした値とは反対の値をライトする
（先に「０」をライトしたのであれば、こんどは「１」
をライトする）。処理３では、処理２でライトした値を
リードして、正しい値になっているか調べる。故障の検
出は、リード処理（処理１と処理３）の段階でなされ
る。

【００１４】このチェッカーボードパターン試験では、
縮退故障のほか、パターンセンシティブ故障も検出する
ことが出来る。それを、図１０（ロ）で説明する。図１
０（ロ）は、初期化処理を終えた状態のメモリ１である
が、「０」と「１」の値が交互にライトされるので、
「０」と「１」とが丁度チェッカーボードのように分布
しているのが、正常な姿である。そうすると、メモリセ
ルＣ_M の値と、それに隣接する上下左右のメモリセルの
値とは、異なる値となる。もし、図１０（ロ）のメモリ
セルＣ_M がパターンセンシティブ故障を起こしていると
すれば、このメモリセルに対して処理１のＲ（０）を行
った場合、リードされてくる値は「０」ではなく「１」
である。このことによって、パターンセンシティブ故障
は検出される。

【００１５】（マーチングパターン試験）図１１は、マ
ーチングパターン試験を説明する図である。処理１〜４
における「イ→ロ→ハ」は、１つのメモリセルに対し、
「イ」の処理を行い、次に「ロ」の処理を行い、最後に
「ハ」の処理を行うことを示している。「ハ」を終えて
から、次のアドレスのメモリセルに移る。例えば、処理
１では、アドレス０のメモリセルに対し、Ｒ（０）を行
い、ついでＷ（１）を行い、最後にＲ（１）を行ってか
ら、アドレス１のメモリセルの処理に移る。

【００１６】このマーチングパターン試験は、次のよう
な処理を行うことによって故障を検出する。 初期化…各アドレスのメモリセルに対し、アドレス昇
順に「０」をライトする（Ｗ（０））という処理。 処理１…アドレス昇順に、リードして「０」となって
いるか調べる，「１」をライトする，リードして「１」
となっているか調べるという処理。 処理２…アドレス昇順に、リードして「１」となって
いるか調べる，「０」をライトする，リードして「０」
となっているか調べるという処理。 処理３…アドレス降順に、リードして「０」となって
いるか調べる，「１」をライトする，リードして「１」
となっているか調べるという処理。 処理４…アドレス降順に、リードして「１」となって
いるか調べる，「０」をライトする，リードして「０」
となっているか調べるという処理。 処理３，４は、アドレス降順の場合について、処理１，
２と同様の処理をしたものである。この試験で、縮退故
障の検出を行い得ることは言うまでもないが、その他に
カプリング故障，アドレスデコーダ故障も検出すること
が出来る。

【００１７】（Ａ）カプリング故障の検出 例えば、アドレス３のメモリセルに「１」がライトされ
ると、アドレス１のメモリセルが、連動して「０」に変
化してしまうというカプリング故障を起こしているとす
る。この故障は、次に説明するように、処理２の「イ」
で、アドレス１に対して行うＲ（１）（リードした値を
「１」と比較する）の段階で検出される。

【００１８】処理１におけるアドレス１のメモリセルに
対する処理「ロ」で、Ｗ（１）を行うと、そこには
「１」がライトされる。しかし、アドレス昇順に処理が
進行し、処理１におけるアドレス３のメモリセルに対す
る処理「ロ」で、Ｗ（１）を行うと、上記のカプリング
故障を起こしているため、それに連動してアドレス１の
メモリセルの値は「０」になってしまう。この状態で処
理２に進むから、処理２におけるアドレス１のメモリセ
ルに対する処理「イ」で、Ｒ（１）（リードした値を
「１」と比較する）を行った時、不合格となる。これに
より、カプリング故障は検出される。

【００１９】（Ｂ）アドレスデコーダ故障の検出 図９は、アドレスデコーダ故障の検出を説明する図であ
るが、今、図１１を参照して説明するのに便利なよう
に、次のように対応しているものとする。 アドレスＡ_H …アドレス１ アドレスＡ_K …アドレス２ アドレスＡ_L …アドレス３ 即ち、図９（イ）に示すように、アドレスデコーダが故
障しているため、アドレス１に対応するメモリセルＣ_H
にアクセスしようとする場合、他のアドレス２，３のメ
モリセルＣ_K ，Ｃ_L にも、アクセスしてしまうという故
障が発生しているものとする。

【００２０】図１１の処理３はアドレス降順に行われる
から、処理「ロ」での「１」のライト（Ｗ（１））は、
アドレス３，２を終えた後、アドレス１に対してなされ
る。従って、この時、図９（イ）の点線で示したよう
に、アドレス３，２に対しても再度「１」のライトがな
される。しかし、この段階では、誤った値になってしま
ったわけではない。

【００２１】処理４に進んで、アドレス３（Ａ_L ）に対
して、処理「ロ」のＷ（０）（「０」をライトする）を
行うと、それに対応するメモリセルＣ_L の値は、図９
（イ）に示すように「０」となる。同様にして、メモリ
セルＣ_K の値も「０」となる。処理４もアドレス降順に
行われるから、アドレス１に対する処理は、アドレス
３，２に対する処理を終えた後にやって来る。この例に
おけるアドレスデコーダ故障は、処理４のアドレス１に
対する処理「イ」で検出される。それを次に説明する。

【００２２】処理４において、アドレス１に対する処理
「イ」であるＲ（１）（リードした値を「１」と比較す
る）を行うと、アドレスデコーダ故障のためＣ_H ，
Ｃ_K ，Ｃ_L の３つのメモリセルにアクセスする。この実
施例のメモリにおいては、１つのアドレスに対して複数
のメモリセルがアクセスされた場合、それらの値のＡＮ
Ｄ値（論理積値）が出力されるように作られているもの
とする。従って、この場合、一点鎖線で囲った３つの値
「１」，「０」，「０」のＡＮＤを取った値「０」が出
力される。それが、リード値である。図９（ロ）は、Ａ
ＮＤが取られる状況を示している。

【００２３】メモリセルＣ_H の値は「１」であるから、
リード値は「１」であるべきである。しかるに「０」が
リードされて来るから、故障していると判断される。か
くして、上記のようなアドレスデコーダ故障が発生して
いたとしても、このマーチングパターン試験によれば、
検出することができる。

【００２４】以上の説明から分かるように、上記のよう
なアドレスデコーダ故障の検出は、 アドレス昇順（または降順）に或る値（例、「１」）
をライトした後、 メモリセルの値をリードして、でライトした値にな
っているか調べ、 ついで該値の反転値をライトするという処理を、先程
とは逆のアドレス降順（または昇順）に行うという過程
があれば、行うことが出来る。

【００２５】

【発明が解決しようとする課題】

（問題点）しかしながら、前記した従来のメモリテスト
方式では、単独で、縮退故障，パターンセンシティブ故
障，カプリング故障，アドレスデコーダ故障の全てを検
出することは出来ないという問題点があった。

【００２６】（問題点の説明）従来技術の項で説明した
ように、チェッカーボードパターン試験では、縮退故障
とパターンセンシティブ故障が検出できるのみであっ
た。マーチングパターン試験では、縮退故障，カプリン
グ故障，アドレスデコーダ故障は検出できるが、パター
ンセンシティブ故障は検出できなかった。本発明は、単
独で、前記した４つの故障を検出できるメモリテスト方
式を提供することを課題とするものである。

【００２７】

【課題を解決するための手段】前記課題を解決するた
め、本発明のメモリテスト方式では、全メモリセルにテ
ストデータをライトした後、偶数メモリセルの値をリー
ドしてテストデータと一致しているか調べついでテスト
データの反転値をライトする処理をアドレス昇順に行う
第１過程と、アドレス昇順に奇数メモリセルの値をリー
ドしてテストデータと一致しているか調べる第２過程
と、偶数メモリセルの値をリードしてテストデータの反
転値と一致しているか調べついでテストデータをライト
する処理をアドレス降順に行う第３過程と、奇数メモリ
セルの値をリードしてテストデータと一致しているか調
べついでテストデータの反転値をライトする処理をアド
レス昇順に行う第４過程と、アドレス昇順に偶数メモリ
セルの値をリードしてテストデータと一致しているか調
べる第５過程と、奇数メモリセルの値をリードしてテス
トデータの反転値と一致しているか調べついでテストデ
ータをライトする処理をアドレス降順に行う第６過程と
を具えることとした。

【００２８】

【作 用】テストするメモリを、偶数メモリセルと奇
数メモリセルのグループに分け、それらに対してマーチ
ングパターン試験を別々に行うようにした。このように
すると、或るメモリセルの値が、それに隣接する上下左
右のメモリセルの値の反転値となる状態（チェッカーボ
ードのパターンとなった状態）が生じる。この状態で、
中央のメモリセルの値をリードし、その値が正常値とな
っているか調べる処理をする。そのため、もしパターン
センシティブ故障が生じていれば、この処理で検出する
ことが可能となる。

【００２９】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。本発明は、マーチングパターン試験を改良
して、パターンセンシティブ故障をも検出できるように
したものである。本発明のメモリテスト方式を実行する
メモリテスト装置のハードウェア的な構成要素として
は、図５に示したものと変わりはない。

【００３０】図１は、本発明の基本的概念を説明する図
である。図１（イ）には、メモリテストを施すメモリ１
の、全メモリセルを示しているが、従来のマーチングパ
ターン試験では、全メモリセルを分けることなく、一様
に所定の処理を施していた。これに対し、本発明では、
図１（ロ），（ハ）に示すように、奇数メモリセルと偶
数メモリセルとに分け、それぞれに対して独立に処理を
施すようにした点に特徴を有する。

【００３１】図３は、本発明のメモリテスト方式の動作
を説明するフローチャートであり、図４は、本発明のメ
モリテスト方式における各処理を説明する図である。な
お、これらの図においては、図が煩雑となるのを避ける
ため、「偶数メモリセル」を「偶数セル」と略し、「奇
数メモリセル」を「奇数セル」と略している。

【００３２】まず、フローチャートの概要を説明する。
テストデータｄとしては「０」と「１」の２種類しかな
いが、ステップ１でまずテストデータｄとして「０」を
設定する。そのようにして、ステップ２〜ステップ８ま
での処理を施す。ついで、ステップ１０でテストデータ
ｄを「１」に切り換え、同様にしてステップ２〜ステッ
プ８までの処理を施す。これで、テストを完了する。

【００３３】次に、図４の概要について説明する。図４
（イ）は、全メモリセルの値を「０」にした状態から出
発してテストを行う場合の処理を示しており、図４
（ロ）は、全メモリセルの値を「１」にした状態から出
発してテストを行う場合の処理を示している。Ｗ
（０），Ｗ（１），Ｒ（０），Ｒ（１）の意味は、図１
０で説明したのと同じである。初期化は、フローチャー
トのステップ２に対応しており、ここで全てのメモリセ
ルに「０」をライトする。処理１〜処理６では、偶数メ
モリセルと奇数メモリセルに分け、別々に処理を施す。
処理７は、フローチャートのステップ１０を通過した後
に進むステップ２に対応しており、ここで全てのメモリ
セルに「１」をライトする。処理８〜処理１３では、や
はり偶数メモリセルと奇数メモリセルに分け、別々に処
理を施す。

【００３４】図３のフローチャートに従って、本発明の
メモリテスト方式を詳細に説明する。 ステップ１…テストデータｄとして、まず「０」を設定
する。この値は、図５のテストデータレジスタ５にセッ
トされる。 ステップ２…全てのメモリセルに、アドレス昇順にこの
テストデータｄ「０」をライトする。これは、図４の初
期化に相当する。 ステップ３…図４の処理１を行う。即ち、偶数メモリセ
ルの値をリードし、テストデータｄ「０」と一致してい
るか調べ（処理イ）、ついでテストデータｄの反転値
「１」をライトする処理（処理ロ）を、アドレス昇順に
行う。もし、処理イで「０」がリードされずに「１」が
リードされて来たら、その偶数メモリセルは、値が
「１」に固定されている縮退故障を起こしていると判断
される。

【００３５】また、或るアドレスのメモリセルの値が変
わったら、それよりアドレス値が大きい或るアドレスの
メモリセルの値も変わるというカプリング故障（そのよ
うな関係のカプリング故障を、「昇順関係のカプリング
故障」ということにする）が、偶数メモリセル同士の間
で生じていた場合には、その故障は、このステップで次
のようにして検出される。

【００３６】かりに、アドレス２がアドレス０に対して
昇順関係のカプリング故障を起こしており、アドレス０
に対する処理１の処理ロで「１」がライト（Ｗ（１））
された時、アドレス２のメモリセルの値が「１」に変化
してしまったとする。すると、アドレス０に対する処理
１が済み、アドレス２に対して処理１の処理イ（Ｒ
（０））を行った時、「０」がリードされて来るべき筈
のところ、「１」がリードされて来る。これにより、前
記のカプリング故障は検出される。

【００３７】ステップ４…図４の処理２を行う。即ち、
奇数メモリセルの値をアドレス昇順にリードし、テスト
データｄ「０」と一致しているか調べる。もし、このス
テップで「０」がリードされずに「１」がリードされて
来たら、その奇数メモリセルは、値が「１」に固定され
ている縮退故障を起こしていると判断される。

【００３８】また、或る偶数アドレスのメモリセルの値
が変わったら、それよりアドレス値が大きい或る奇数ア
ドレスのメモリセルの値も変わるというカプリング故障
が生じていた場合には、このステップで、次のようにし
て検出される。

【００３９】かりに、アドレス１がアドレス０に対して
昇順関係のカプリング故障を起こしており、アドレス０
に対する処理１の処理ロで「１」がライト（Ｗ（１））
された時、アドレス１のメモリセルの値が「１」に変化
してしまったとする。すると、アドレス０に対する処理
１が済み、アドレス１に対して処理２（Ｒ（０））を行
った時、「０」がリードされて来るべき筈のところ、
「１」がリードされて来る。これにより、前記のカプリ
ング故障は検出される。

【００４０】ステップ５…図４の処理３を行う。即ち、
偶数メモリセルにつき、その値をリードしテストデータ
ｄの反転値「１」と一致しているか調べ（Ｒ（１））、
ついでテストデータｄ「０」をライトする（Ｗ（０））
という処理を、アドレス降順に行う。ステップ３の処理
１と同様に、ここでは、処理イのＲ（１）により、偶数
メモリセルの中に、値が「０」に固定されている縮退故
障を起こしているものがないか、テストされる。

【００４１】また、或るアドレスのメモリセルの値が、
それより大きいアドレス値のメモリセルの値が変わる
と、連動して変わるというカプリング故障（以後「降順
関係のカプリング故障」という）を、偶数メモリセル同
士の間で起こしている場合、そのカプリング故障も検出
される。

【００４２】ステップ６…図４の処理４を行う。即ち、
奇数メモリセルにつき、その値をリードしてテストデー
タｄ「０」と一致しているか調べ、ついでテストデータ
ｄの反転値「１」をライトするという処理を、アドレス
昇順に行う。ステップ６〜８までは、ステップ３〜５の
処理において、偶数メモリセルと奇数メモリセルとの立
場を交代させて行った処理に他ならない。従って、それ
らのステップでの詳しい説明は省略する。

【００４３】ステップ７…図４の処理５を行う。即ち、
偶数メモリセルにつき、その値をアドレス昇順にリード
し、テストデータｄ「０」と一致しているか調べる。 ステップ８…図４の処理６を行う。即ち、奇数メモリセ
ルにつき、その値をアドレス降順にリードしてテストデ
ータｄの反転値「１」と一致しているか調べ、ついでテ
ストデータｄ「０」をライトする。

【００４４】ステップ９…テストデータｄが、「１」で
あるかどうかチェックする。「０」である場合はステッ
プ１０に進み、「１」であれば、テストを終了する。 ステップ１０…テストデータｄとして、「１」を設定す
る。今までは「０」をテストデータとして設定して、種
々の処理を行ってきたが、同様な処理を「１」をテスト
データとして設定してやってみることもしなければ、完
全なテストをしたことにはならない。そこで、このステ
ップでテストデータとして「１」を設定し、ステップ２
に戻り、再び順次同様な処理を施して、テストを終え
る。図４（ロ）は、テストデータｄとして「１」を設定
してからの処理を示したものである。

【００４５】（パターンセンシティブ故障の検出）とこ
ろで、本発明の特徴は、従来のマーチングパターン試験
では出来なかったパターンセンシティブ故障の検出が、
出来るようになったことであるが、それは次のようにし
て検出される。

【００４６】図２は、本発明でパターンセンシティブ故
障が検出できることを説明する図である。この図は、図
４の処理１を終えた段階での、メモリ１の状態を示して
いる。Ｃ_T は、奇数メモリセルの１つである。この段階
は、初期化により全メモリセルに「０」をライトした
後、偶数メモリセルに対しては「１」をライトした段階
である。従って、奇数メモリセルＣ_T の上下左右のメモ
リセルの値は、全て「１」となっている。つまり、チェ
ッカーボードのパターンが現出されている。

【００４７】この状態になった後で、処理２が行われ
る。つまり、奇数メモリセルの値をリードし、テストデ
ータｄ「０」と一致しているか調べるという処理であ
る。もし、奇数メモリセルＣ_T がパターンセンシティブ
故障を起こしていれば、その値は「０」ではなく「１」
になってしまっているから、処理２で故障と判断され
る。このようにして、パターンセンシティブ故障を起こ
しているメモリセルも、検出される。

【００４８】（アドレスデコーダ故障の検出）アドレス
デコーダ故障は、図９で説明したように、１つのアドレ
スＡ_H にアクセスしようとする時に、それに対応するメ
モリセルＣ_H のみならず、他のメモリセルＣ_K ，Ｃ_L 等
にもアクセスしてしまうという故障である。この故障の
検出は、マーチングパターン試験のところで説明した
が、 アドレス昇順（または降順）に或る値（例、「１」）
をライトした後、 メモリセルの値をリードして、でライトした値にな
っているか調べ、 ついで該値の反転値をライトするという処理を、先程
とは逆のアドレス降順（または昇順）に行うという過程
があれば、行うことが出来る。

【００４９】その観点から図４を見ると、前記，，
の過程の１例として、次のような例が見出される。 …処理１の処理ロＷ（１）←「１」をライト …処理２の処理イＲ（１）←メモリセルの値をリード
して、「１」と一致しているか調べる …処理２の処理ロＷ（０）←「０」をライト

【００５０】例えばアドレス０と指定した時に、アドレ
ス０のメモリセルとアドレス２のメモリセルとにアクセ
スしてしまうようなアドレスデコーダ故障が発生してい
たとする。処理３において、アドレス２に対する処理
イ，ロを終えた段階では、アドレス２のメモリセルの値
は「０」に書き換えられている。処理３ではアドレス降
順に進むから、次にアドレス０に対する処理イ（Ｒ
（１））が開始される。

【００５１】アドレスデコーダ故障を起こしているた
め、この時、アドレス０のメモリセルとアドレス２のメ
モリセルの合計２つのメモリセルにアクセスする。アド
レス０のメモリセルの値は処理１のロで「１」にライト
されたままであり、アドレス２のメモリセルの値は
「０」に書き換えられたばかりである。従って、図９
（ロ）で示したのと同様に、この時にリードされて来る
値は、両者の値（「０」と「１」）のＡＮＤ値、つまり
「０」である。処理３の処理イでは、「１」がリードさ
れて来るべきなのに「０」がリードされて来るから、こ
こで故障と判断される。従って、アドレスデコーダ故障
を起こしていても、検出される。

【００５２】本発明のメモリテスト方式は、大規模のメ
モリ、例えばウェハースケールのメモリをテストするの
に用いることが出来る。

【００５３】

【発明の効果】以上述べた如く、本発明のメモリテスト
方式によれば、テストするメモリを、偶数メモリセルと
奇数メモリセルのグループに分け、それらに対してマー
チングパターン試験を別々に行うようにした。これによ
り、或るメモリセルの値が、上下左右のメモリセルの値
の反転値となる状態（チェッカーボードのパターンとな
った状態）が現出される。この状態で、中央のメモリセ
ルの値をリードし、その値が正常値となっているか調べ
る処理をするので、もしパターンセンシティブ故障が生
じていれば、この処理で検出することが出来るようにな
った。

【００５４】その結果、本発明のメモリテスト方式で
は、従来のマーチングパターン試験で検出可能であった
縮退故障，カプリング故障，アドレスデコーダ故障の他
に、パターンセンシティブ故障の検出も可能となった。

【図面の簡単な説明】

【図１】 本発明の基本的概念を説明する図

【図２】 本発明でパターンセンシティブ故障が検出で
きることを説明する図

【図３】 本発明のメモリテスト方式の動作を説明する
フローチャート

【図４】 本発明のメモリテスト方式での各処理を説明
する図

【図５】 メモリとメモリテスト装置を示す図

【図６】 カプリング故障を説明する図

【図７】 アドレスデコーダ故障を説明する図

【図８】 パターンセンシティブ故障を説明する図

【図９】 アドレスデコーダ故障の検出を説明する図

【図１０】チェッカーボードパターン試験を説明する図

【図１１】マーチングパターン試験を説明する図

【符号の説明】

１…メモリ、２…メモリセル、３…メモリテスト装置、
４…アドレス発生装置、５…テストデータレジスタ、６
…制御部、７…比較部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 全メモリセルにテストデータをライトし
   た後、偶数メモリセルの値をリードしてテストデータと
   一致しているか調べついでテストデータの反転値をライ
   トする処理をアドレス昇順に行う第１過程と、アドレス
   昇順に奇数メモリセルの値をリードしてテストデータと
   一致しているか調べる第２過程と、偶数メモリセルの値
   をリードしてテストデータの反転値と一致しているか調
   べついでテストデータをライトする処理をアドレス降順
   に行う第３過程と、奇数メモリセルの値をリードしてテ
   ストデータと一致しているか調べついでテストデータの
   反転値をライトする処理をアドレス昇順に行う第４過程
   と、アドレス昇順に偶数メモリセルの値をリードしてテ
   ストデータと一致しているか調べる第５過程と、奇数メ
   モリセルの値をリードしてテストデータの反転値と一致
   しているか調べついでテストデータをライトする処理を
   アドレス降順に行う第６過程とを具えたことを特徴とす
   るメモリテスト方式。