JPH04157535A - レジスタ検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 レジスタの良否を検査するための回路構成を簡易化する
と共に、処理速度を向上させることを可能とするレジス
タ検査方法に関し、 経済的で処理時間の短いレジスタ検査方法を提供するこ
とを目的とし、 複数のレジスタと、該複数のレジスタに夫々対応して接
続されると共に、該接続されたレジスタに対して夫々送
出するデータが予め設定され、切替信号に基づいて該デ
ータを該接続されたレジスタに送出して格納させる複数
の切替手段と、該切替手段に該切替信号を送出すると共
に、該複数のレジスタに格納された該データを読取り、
前記予め設定されたデータと照合して一致したか否かを
検出する制御手段とを設け、該制御手段に該複数のレジ
スタを順次一つずつ選択させて良否の検出を行わせる構
成とする。

〔産業上の利用分野〕

本発明はデータを一時記憶するレジスタを備えた情報処
理装置に係り、特に該レジスタの良否を。

検査するための回路構成を簡易化すると共に、処理速度
を向上させることを可能とするレジスタ検査方法に関す
る。

データを一時記憶するレジス、夕を備えた情報処理装置
では、レジスタの障害により誤ったデータを処理すると
、間違った動作や制御を行ったり、その誤データによっ
て、プロセッサが暴走することがある。

このため、機構部を動作させる装置では、誤動作して機
構部を損傷させる恐れがあり、データの記録／再生装置
であれば、誤データの書込み／読出しを行い、記録され
ているデータの消去等の取返しのつかない動作を行うこ
とがある。

従って、レジスタの良否を自己診断する必要があるが、
この回路構成は簡易であり、且つ、高速に実行されるこ
とが必要である。

〔従来の技術〕 第４図は従来技術の一例を説明するブロック図である。

１−１〜１−ｎはマルチプレクサ、２−１〜２−ｎはレ
ジスタ、３は診断用のプロセッサ、４はプロセッサ３が
送出するアドレスをデコードするデコーダ、５．６は３
ステートゲート、７はデータバスである。

プロセッサ３はレジスタの診断を行わない時、イネーブ
ル信号をマルチプレクサ１−１〜１−ｎに送出する。

従って、マルチプレクサ１−１〜１−ｎの各３ステート
ゲート５は、このイネーブル信号によってゲートを開き
、マルチプレクサ１−１の３ステートゲート５は端子Ａ
から入力されるデータをレジスタ２−１に送出し、マル
チプレクサ１−２の３ステートゲート５は端子Ｂから入
力されるデータをレジスタ２−２に送出し、マルチプレ
クサ１−ｎの３ステートゲート５は端子Ｃから入力され
るデータをレジスタ２−　ｎに送出する。

この時、各マルチプレクサｌ−１−１−ｎの各３ステー
トゲート６には、プロセッサ３が送出するイネーブル信
号の論理が反転して入るため、ディセーブルとなってゲ
ートを閉じている。

従って、各レジスタ２−１〜２−　ｎには、図示省略し
た制御回路の制御信号に基づき、夫々入力されたデータ
が格納された後、夫々データバス７に送出される。

プロセッサ３は、各レジスタ２−１〜２−　ｎを診断す
る場合、マルチプレクサ１−１〜ｌ−ｎの各３ステート
ゲート５と６に送出しているイネーブル信号を停止する
。即ち、論理を反転する。

従って、３ステートゲート５はディセーブルとなってゲ
ートを閉じ、３ステートゲート６はイネーブルとなって
ゲートを開き、プロセッサ３が送出するデータを夫々レ
ジスタ２−１〜２−　ｎに送出する。

プロセッサ３は各レジスタ２−１〜２−ｎに送出したデ
ータが書込まれると、デコーダ４にレジスタ２−１〜２
−　ｎを夫々選択するアドレスを送出し、デコーダ４は
このアドレスに基づき、レジスタ２−１をイネーブルと
する。従って、レジスタ２−１は書込まれたデータをデ
ータバス７に送出し、プロセッサ３は、このデータを取
り込むと、送出したデータと一致するか調べ、一致すれ
ばレジスタ２−１は正常と判定する。

次にプロセッサ３は、上記同様にレジスタ２−２から送
出されたデータを取込み、送出したデータと一致するか
調べ、一致すればレジスタ２−１は正常と判定する。こ
の動作を繰り返し、レジスタ２−ｎまで調べ、正常であ
ると判定された場合は、イネーブル信号を送出して、マ
ルチプレクサ１−１〜１−ｎの３ステートゲート５をイ
ネーブルとし、３ステートゲート６をディセーブルとす
ると共に、上位装置等に正常終了を報告する。

又、レジスタから取り込んだデータと、送出したデータ
と一致しない場合は、上位装置等にエラー報告を行う。

第５図は第４図の動作を説明するフローチャートである
。

プロセッサ３は診断開始を指示されると、ステップ■で
イネーブル信号を停止して、各レジスタに対するデータ
の書込みを可能とする。そして、ステップ■で各レジス
タにデータを書込む。

次に、ステップ■で各レジスタに書込んだデータをデー
タバスに送出させ、このデータを取り込む。

そして、ステップ■で書込みデータと取込みデータは一
致か調べ、一致すればステップ■で正常終了を上位装置
に報告する。又、一致しなければ、ステップ■でエラー
を上位装置に報告する。そして、診断処理を終了する。

〔発明が解決しようとする課題］ 上記の如く、従来は一つのレジスタを検査するのに、二
つの３ステートゲートを持つマルチプレクサを用い、一
つの３ステートゲートにプロセッサが送出する診断用の
データを受信するようにしているため、レジスタ検査回
路の規模が太き（て経済的では無く、又、レジスタ診断
時において、プロセッサが各レジスタに診断用のデータ
を書込んだ後、このデータをデータバスを経て取込み、
−致したか否かを調べているため、プロセッサの診断プ
ログラムのステップ数が多くなり、処理時間が長くなっ
て情報処理装置の処理効率を低下させるという問題があ
る。

本発明はこのような問題点に鑑み、マルチプレクサのハ
ードウェア量を減少させると共に、プロセッサから各レ
ジスタにデータを書込むことを止め、マルチプレクサに
予め設定したデータを各レジスタに書込ませ、これをプ
ロセッサが照合することで、経済的で処理時間の短いレ
ジスタ検査方法を提供することを目的としている。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図である。

切替手段８−１〜Ｂ　−ｎは、複数のレジスタ２−１〜
２−　ｎに夫々対応して接続されると共に、接続された
レジスタに対して夫々送出するデータが予め設定されて
いる。そして、制御手段９から与えられる切替信号に基
づいて、この予め設定されたデータを夫々接続されたレ
ジスタに送出して格納させる。

即ち、切替手段８−１に予め設定されたデータは、レジ
スタ２−１に送出されて格納され、切替手段８−２に予
め設定されたデータは、レジスタ２−２に送出されて格
納され、切替手段８−ｎに予め設定されたデータは、レ
ジスタ２−ｎに送出されて格納される。

制御手段９は、各切替手段８−１〜８−　ｎに夫々切替
信号を送出すると共に、複数のレジスタ２−１〜２−　
ｎに格納されたデータを読取り、前記予め設定されたデ
ータと照合して一致したか否かを検出する。

即ち、制御手段９は複数のレジスタ２−１〜２−ｎを順
次一つずつ選択して、レジスタ２−１から読取ったデー
タを、内部メモリに格納されている切替手段８−１に予
め設定されているデータと同一のデータを用いて照合し
、良否の検出を行う。

そして、レジスタ２−２から読取ったデータを、内部メ
モリに格納されている切替手段８−２に予め設定されて
いるデータと同一のデータを用いて照合し、良否の検出
を行う。そして、レジスタ２−ｎから読取ったデータを
、内部メモリに格納されている切替手段８−ｎに予め設
定されているデータと同一のデータを用いて照合し、良
否の検出を行う。

又、切替手段８−１は制御手段９から切替信号を与えら
れない時、端子Ａから入るデータをレジスタ２−１に送
出し、切替手段８−２は制御手段９から切替信号を与え
られない時、端子Ｂから入るデータをレジスタ２−２に
送出し、切替手段８−ｎは制御手段９から切替信号を与
えられない時、端子Ｃから入るデータをレジスタ２−　
ｎに送出する。

〔作用〕

上記の如く構成することにより、切替手段８−１〜８−
　ｎには、制御手段９が送出する診断用のデータを受信
する３ステートゲートを設ける必要が無く、制御手段９
は診断用データを書込む必要が無いため、経済的であり
、且つ、処理時間を短縮することが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図であ
る。

１０−１はマルチプレクサであり、８ビツトのデータを
転送するように構成された場合を示し、８個の３ステー
トゲート６−１〜６−８を備え、予め設定されたデータ
をレジスタ２−１に書込むために、例えば、３ステート
ゲ−）６−１．６−２．６−６及び６−７の出力側を夫
々抵抗Ｒ１゜Ｒ２，Ｒ６及びＲ７で地気に接続しており
、３ステートゲート６−３．　６−４．　６−５及び６
−８の出力側を夫々抵抗Ｒ３，Ｒ４，Ｒ５及びＲ８を経
て電源＋Ｖｃに接続している。

従って、３ステートゲート６−１〜６−８がゲートを閉
じている時、その出力インピーダンスは高いため、レジ
スタ２−１には予め設定されたデータとして１６進数の
３９、即ち、論理“０”Ｏ。

“１″“１”１”０”０“０１”が送出される。

又、他のマルチプレクサ１Ｏ−２〜１０−ｎも同様の構
成であるが、予め設定されたデータは異なる場合もあり
、同一の場合もある。

プロセッサ１１はレジスタの診断を行わない時、マルチ
プレクサ１０−１〜１０−ｎに論理′０”を送出し、マ
ルチプレクサ１０−１の３ステートゲ−）６−１〜６−
８のゲートを開かせ、端子Ａから入る８ビツトのデータ
を、レジスタ２−１に送出させる。

この時電源＋Ｖｃから抵抗Ｒ３，Ｒ４，Ｒ５及びＲ８を
経て夫々３ステートゲート６−３．６−４．６−５及°
び６−８の出力側に供給される電圧は、３ステートゲ−
）６−３．　６−４．　６−５及び６−８の出力インピ
ーダンスが抵抗Ｒ３，Ｒ４゜Ｒ５及びＲ８より夫々十分
に低くデータビットの論理値に影響を与えない。

マルチプレクサ１０−ｎも同様であり、図示省略した３
ステートゲートが端子Ｃから入るデータをレジスタ２−
　ｎに送出させる。

プロセッサ１１はレジスタの診断を行う場合、マルチプ
レクサ１０−１〜１０−ｎに論理“１”を送出し、マル
チプレクサ１０−１の３ステートゲート６−１〜６−８
のゲートを閉じさせ、端子Ａから入る８ビツトのデータ
がレジスタ２−１に送出されることを阻止させる。

この時、前記の如（，３ステートゲート６−１〜６−８
の出力インピーダンスは高いため、レジスタ２−１には
予め設定されたデータの１６進数の３９、即ち、論理“
Ｏ”０”１”１”１”０“Ｏ＃“１”が送出されて格納
される。

ここで、プロセッサ１１はデコーダ４にレジスタ２−１
のアドレスを送出する。従って、デコーダ４はレジスタ
２−１にリードイネーブル信号を送出して、レジスタ２
−１に格納されているデータをデータバス７に送出させ
る。

プロセッサ１１はデータバス７からレジスタ２−１が送
出したデータを受領し、レジスタ２−１に予め設定され
たデータとして内部メモリに記憶しているデータ、即ち
、１６進数の３９と比較する。そして、一致したか不一
致であったか、更に、不一致であれば一致しないビット
を内部メモリに記憶する。

プロセッサ１１はレジスタ２−１〜２−ｎまで、上記同
様に調べ、その結果を上記同様に内部メモリに記憶する
と、図示省略した上位装置等に検査結果を報告する。

即ち、全てのレジスタ２−１〜２−ｎのデータが夫々一
致すれば正常であることを報告し、データの一致しない
レジスタがあれば、エラー報告と共に、一致しないレジ
スタと一致しないビットとを報告する。

尚、この報告は一つのレジスタ毎に行っても良いし、全
てのレジスタの各ビットを加算した結果と、全設定値の
各ビットを加算したものと比較して、その結果を報告し
ても良いことは勿論である。

又、プロセッサ１１は表示等によりオペレータに通知し
ても良い。

第３図は第２図の動作を説明するフローチャートである
。

プロセッサ１１は診断開始を指示されると、ステップ■
でマルチプレクサに論理“１”を送出し、各レジスタに
対し予め設定されたデータを書込ませる。そして、ステ
ップ■で各レジスタに書込んだデータをデータバスに送
出させ、このデータを取り込む。

そして、ステップ■で書込みデータと取込みデータは一
致か調べ、一致すればステップ［相］で正常終了を上位
装置に報告する。又、一致しなければ、ステップ■でエ
ラーを上位装置に報告する。そして、診断処理を終了す
る。

〔発明の効果］ 以上説明した如く、本発明はマルチプレクサで使用する
３ステートゲートの数を半減させ、プロセッサの診断用
データの書込みステップを省略することが可能となるた
め、ハードウェア量が減少して経済的であり、プロセッ
サの処理ステ・ンプを減少させるため、診断処理効率を
高めることが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の一実施例を示す回路のブロック図、 第３図は第２図の動作を説明するフローチャート、第４
図は従来技術の一例を説明するブロック図、第５図は第
４図の動作を説明するフローチャートである。 図において、 １．１０はマルチプレクサ、　　２はレジスタ、３．１
１はプロセッサ、　　　　４はデコーダ、５．６は３ス
テートゲート、７はデータバス、８は切替手段、　　　
　　９は制御手段である。 木合明切原理１説門７２プロ１１．フ図第　１図 箔２図の動ｆｆ’−Σ説ｇＡ’Ｔ；５フローナヤート躬
３図

Claims (1)

1. 【特許請求の範囲】 複数のレジスタ（２）と、 該複数のレジスタ（２）に夫々対応して接続されると共
   に、該接続されたレジスタ（２）に対して夫々送出する
   データが予め設定され、切替信号に基づいて該データを
   該接続されたレジスタ（２）に送出して格納させる複数
   の切替手段（８）と、 該切替手段（８）に該切替信号を送出すると共に、該複
   数のレジスタ（２）に格納された該データを読取り、前
   記予め設定されたデータと照合して一致したか否かを検
   出する制御手段（９）と、 を設け、該制御手段（９）に該複数のレジスタ（２）を
   順次一つずつ選択させて良否の検出を行わせることを特
   徴とするレジスタ検査方法。