JPS58223835A - キ−ボ−ド制御方式 - Google Patents
キ−ボ−ド制御方式Info
- Publication number
- JPS58223835A JPS58223835A JP57107266A JP10726682A JPS58223835A JP S58223835 A JPS58223835 A JP S58223835A JP 57107266 A JP57107266 A JP 57107266A JP 10726682 A JP10726682 A JP 10726682A JP S58223835 A JPS58223835 A JP S58223835A
- Authority
- JP
- Japan
- Prior art keywords
- key
- keys
- pressed
- map
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
０） 発明の技術分野
本発明は、メモリに格納されたキー情報に基いて、処理
装置ＣＰＵが尚該キーの押下に対応した処理を行なう装
備に適用される、キーボード制御回路に関する。
装置ＣＰＵが尚該キーの押下に対応した処理を行なう装
備に適用される、キーボード制御回路に関する。
し） 技術の背景
通常、午−ボードには、午−か押下されてい□る間中、
同一の一一の押下がＣＰＨに対して有効となるタイバマ
チックキー尋の連続キーが設けられている。こう゛した
連続壽−は、ディスプレイ上の表示をスクロールアップ
・ダウンする除勢に用いられることが多い。
同一の一一の押下がＣＰＨに対して有効となるタイバマ
チックキー尋の連続キーが設けられている。こう゛した
連続壽−は、ディスプレイ上の表示をスクロールアップ
・ダウンする除勢に用いられることが多い。
Ｇ）従来技術と問題点 □
第２図は従来のキーボード制御回路が用いられた表示装
置を示す図である。
置を示す図である。
従来、この種の装置においては、キーボード上のキー８
が押下されると、第２図に示すようニ、カウンタ１０に
よるス□キャン時にキーマトリクス１１から押下信舟Ｐ
Ｓが出力され、フリツ１７０ツブ４ｔセットし、ＣＰＵ
３に中−が押下されたことを通知する。ＣＰＵ３は、直
ちに、その時にレジスタ６内に格納されたカウンタ１０
のアドレスＡＤ８．即２Ｒ１押下されたキ＝８のアドレ
スＡＤＳを読み取って、当該アドレスＡｌ）８の付され
たキーの押下に対応する処理を行なう。しかし、ＣＰＵ
３の処理をキー８の押下と時間的対応させることは、Ｃ
ＰＵ３の情報処理能力及び各キーの押下に対する処理時
間が一定でないために難かしく、従って、押下されたキ
ー８のアドレスＡＤＳは−＋−［報ＫＩＦとして、メモ
リ５内に一旦格納され、ＣＰＵ３はメモリ５内のキー情
報ＫＩＦに基いて対応する処理を行なっている。しかし
、連続キーが押下された場合には、ＣＰＵ３は、連続キ
ーの１押下（キーボード上のどのキーが押下されている
かは、カウンタ１０により一定周期毎に取シ込まれるの
で、キーを連続的に押下した状態であっても、一定周期
毎に中−が押下されたものとして、同一のアドレスＡＤ
８が一定周期毎にキー情報ＫＩＦとしてメモリ５に書き
込まれるオ ・）＊に、、ａｍ“−０押１１１応
け°−０ルアツブ・ダウン等の複雑な処理を行なうので
、連続キーを押し続けると、ＣＰＵ ３の処理がメモリ
５のキー情報ＫＩＦの取り込み速度に追従できなくな夛
、メモリ５内に連続キーのキー情報Ｋ Ｉ Ｆが蓄積さ
れ、例えば、オペレータが連続中−によりスクロールア
ップ・ダウン１ｃＰＵ３に指示し九場合に、ディスプレ
イ２上の画面が適正な位置にスクロールアップ・ダウン
されてオペレータが連続中−の押下を止めたとしても、
メモリ５内にはＣＰＵ３の処理が行なわれていない連続
キーのキー情報ＫＩＦが残されておシ、キーの押下を止
めた後もＣＰＵ３によるスクロールアップ拳ダウンが継
続され、オペレータのキー操作とＣＰＵ３の処理、従っ
てディスプレイ２上の表示が対応しなくなり、操作しず
らくなる不都合があった。
が押下されると、第２図に示すようニ、カウンタ１０に
よるス□キャン時にキーマトリクス１１から押下信舟Ｐ
Ｓが出力され、フリツ１７０ツブ４ｔセットし、ＣＰＵ
３に中−が押下されたことを通知する。ＣＰＵ３は、直
ちに、その時にレジスタ６内に格納されたカウンタ１０
のアドレスＡＤ８．即２Ｒ１押下されたキ＝８のアドレ
スＡＤＳを読み取って、当該アドレスＡｌ）８の付され
たキーの押下に対応する処理を行なう。しかし、ＣＰＵ
３の処理をキー８の押下と時間的対応させることは、Ｃ
ＰＵ３の情報処理能力及び各キーの押下に対する処理時
間が一定でないために難かしく、従って、押下されたキ
ー８のアドレスＡＤＳは−＋−［報ＫＩＦとして、メモ
リ５内に一旦格納され、ＣＰＵ３はメモリ５内のキー情
報ＫＩＦに基いて対応する処理を行なっている。しかし
、連続キーが押下された場合には、ＣＰＵ３は、連続キ
ーの１押下（キーボード上のどのキーが押下されている
かは、カウンタ１０により一定周期毎に取シ込まれるの
で、キーを連続的に押下した状態であっても、一定周期
毎に中−が押下されたものとして、同一のアドレスＡＤ
８が一定周期毎にキー情報ＫＩＦとしてメモリ５に書き
込まれるオ ・）＊に、、ａｍ“−０押１１１応
け°−０ルアツブ・ダウン等の複雑な処理を行なうので
、連続キーを押し続けると、ＣＰＵ ３の処理がメモリ
５のキー情報ＫＩＦの取り込み速度に追従できなくな夛
、メモリ５内に連続キーのキー情報Ｋ Ｉ Ｆが蓄積さ
れ、例えば、オペレータが連続中−によりスクロールア
ップ・ダウン１ｃＰＵ３に指示し九場合に、ディスプレ
イ２上の画面が適正な位置にスクロールアップ・ダウン
されてオペレータが連続中−の押下を止めたとしても、
メモリ５内にはＣＰＵ３の処理が行なわれていない連続
キーのキー情報ＫＩＦが残されておシ、キーの押下を止
めた後もＣＰＵ３によるスクロールアップ拳ダウンが継
続され、オペレータのキー操作とＣＰＵ３の処理、従っ
てディスプレイ２上の表示が対応しなくなり、操作しず
らくなる不都合があった。
Ｕ） 発明の目的
本発明は、前述の欠点を解消すべく、連続キーの押下状
態の解除をＣＰＵに通知し、ＣＰＵによる、押下された
連続キーに対応した処理を、連続キーの押下の解除と共
に直ちに中止させ得るキーボード制御回路を提供するこ
とを目的とするものである。
態の解除をＣＰＵに通知し、ＣＰＵによる、押下された
連続キーに対応した処理を、連続キーの押下の解除と共
に直ちに中止させ得るキーボード制御回路を提供するこ
とを目的とするものである。
６） 発明の構成
即ち、本発明は、少なくとも連続キーの押下状態を記録
するキーマツプ及び、孝−マツプの内容と午−マトリク
スからの押下信号から前記キーマツプ中に記録されたキ
ーの押下状態の変化をＣＰＵに通知する比較回路を設け
て構成される。
するキーマツプ及び、孝−マツプの内容と午−マトリク
スからの押下信号から前記キーマツプ中に記録されたキ
ーの押下状態の変化をＣＰＵに通知する比較回路を設け
て構成される。
（６） 発明の実施例
以下、図面に示す実施例に基き、本発明を具体的に説明
する。
する。
第１図は本発明によるキーボード制御回路の一実施例が
適用された、表示装置の一例を示す回路図である。
適用された、表示装置の一例を示す回路図である。
表示装置９は、第１図に示すように、ＣＰＵ３を有して
おり、ＣＰＵ３にはメモリ５、ディスプレイ２、本発明
によるキーボード制御回路１を構成するレジスタ６、比
較回路１が接続している。レジスタ６に祉力９ン夕１０
が接続しており、カウンタ１０には、キーボード上のキ
ー８に対向して設けられ、キー８の押下を検出する午−
マトリクス１１及びキーマツプ１２が接続し、更にマト
リクス１１にはキーマツ１１２及び比較回路Ｔが接続し
ている。
おり、ＣＰＵ３にはメモリ５、ディスプレイ２、本発明
によるキーボード制御回路１を構成するレジスタ６、比
較回路１が接続している。レジスタ６に祉力９ン夕１０
が接続しており、カウンタ１０には、キーボード上のキ
ー８に対向して設けられ、キー８の押下を検出する午−
マトリクス１１及びキーマツプ１２が接続し、更にマト
リクス１１にはキーマツ１１２及び比較回路Ｔが接続し
ている。
本発明は、以上のよう、な構成を有するので、キーボー
ド上のキー８のうち、連続キーを押下すると、Φ−マト
リクス１１上の押下された連続キーに対応する接点が導
通する。一方カウンタ１０はアドレスＡＤ８を更新しつ
つ順次マトリクス１１をスキャンすると共に、ス午ヤン
中のアドレスＡＤ８をレジスタ６及びキーマツプ１２に
出力する。午−マツプ１２はキーボード上の各連続キー
に対応したビットを有しており、各ビットには各連続中
−の押下状態、即ちキーが押下状−態にあるときはｒｌ
Ｊが押下状態にない時はｒＯＪが書、き込まれている。
ド上のキー８のうち、連続キーを押下すると、Φ−マト
リクス１１上の押下された連続キーに対応する接点が導
通する。一方カウンタ１０はアドレスＡＤ８を更新しつ
つ順次マトリクス１１をスキャンすると共に、ス午ヤン
中のアドレスＡＤ８をレジスタ６及びキーマツプ１２に
出力する。午−マツプ１２はキーボード上の各連続キー
に対応したビットを有しており、各ビットには各連続中
−の押下状態、即ちキーが押下状−態にあるときはｒｌ
Ｊが押下状態にない時はｒＯＪが書、き込まれている。
従って、力９ンタ１０から連続キーのアドレスＡＤ８が
マツプ１２に出力されると、当該アドレスＡＤ８に対応
したビット内容が比較回路Ｔに読み出される。
マツプ１２に出力されると、当該アドレスＡＤ８に対応
したビット内容が比較回路Ｔに読み出される。
一方、連続今一の押下状態は、マ） ＩＪクス１１をア
ドレスＡＤ８に基いてスキャンした際に押下信号ＰＳ（
信号ＰＳは押下状態で「１」、押下状態にない場合ｒＯ
Ｊ ）としてマトリクス１１からマツプ１２及び比較回
路Ｔに出力されるので、マツプ１２はカウンタ１０から
のアドレスＡＩ）８によるビット内容の比較回路７への
読み出しの後、押下信号Ｐ８に基いて当該アドレスＡＤ
Ｓの連続キーの押下状態を、当該キーに対応したビット
の内容を更新することによシ書き換える。
ドレスＡＤ８に基いてスキャンした際に押下信号ＰＳ（
信号ＰＳは押下状態で「１」、押下状態にない場合ｒＯ
Ｊ ）としてマトリクス１１からマツプ１２及び比較回
路Ｔに出力されるので、マツプ１２はカウンタ１０から
のアドレスＡＩ）８によるビット内容の比較回路７への
読み出しの後、押下信号Ｐ８に基いて当該アドレスＡＤ
Ｓの連続キーの押下状態を、当該キーに対応したビット
の内容を更新することによシ書き換える。
比較回路１は、マツ１１２から読み出されたビット内容
、即ち、前回のカウンタ１０によるスキャン時の連続キ
ーの押下状態と、今回のスΦヤンによる押下信号ＰＳの
内容から、連続Φ−が今回のスヤヤン時も押下状態にあ
るのか、既に押下状態が解除されたのか、また新たに押
入状態に入ったのかを検出し、ＣＰＵ３に信号Ｉ８とし
て通知する。即ち、マツプ１２のビット内（・ ８カ
！ ｒＯＪ ”ｌ’（！ｒ−ｊｔ Ｐ Ｓカ１ ｆｉｌ
。１ゆ、９−−０のスキャン時から押下されたことにな
り、信号ＩｓによりＣＰＵ３にその旨通知し、ＣＰＵ３
はメモリ５に、レジスタ６の内容、即ち新たに押下され
た連続キーのアドレスＡＤＳをキー情報ＫＩＦとして格
納させる。また、ビット内容が「１」で信号Ｐａも「１
」の場合には、キーは前回及び今回のスキャン時も引き
続き押下状態にあり、信号Ｉｓによシその旨ＣＰＵ３に
通知し、ＣＰＵ ３はメモリ５に、前回と同じアドレス
ＡＤ８を格納させる。更に、ビット内容が「１」で信号
Ｐ８が印」の場合には、キーは今回のスキャン時からそ
の押下状態が解除されたことにな９、信号Ｉ８によｆｉ
ｃＰＵ３にその旨通知する。
、即ち、前回のカウンタ１０によるスキャン時の連続キ
ーの押下状態と、今回のスΦヤンによる押下信号ＰＳの
内容から、連続Φ−が今回のスヤヤン時も押下状態にあ
るのか、既に押下状態が解除されたのか、また新たに押
入状態に入ったのかを検出し、ＣＰＵ３に信号Ｉ８とし
て通知する。即ち、マツプ１２のビット内（・ ８カ
！ ｒＯＪ ”ｌ’（！ｒ−ｊｔ Ｐ Ｓカ１ ｆｉｌ
。１ゆ、９−−０のスキャン時から押下されたことにな
り、信号ＩｓによりＣＰＵ３にその旨通知し、ＣＰＵ３
はメモリ５に、レジスタ６の内容、即ち新たに押下され
た連続キーのアドレスＡＤＳをキー情報ＫＩＦとして格
納させる。また、ビット内容が「１」で信号Ｐａも「１
」の場合には、キーは前回及び今回のスキャン時も引き
続き押下状態にあり、信号Ｉｓによシその旨ＣＰＵ３に
通知し、ＣＰＵ ３はメモリ５に、前回と同じアドレス
ＡＤ８を格納させる。更に、ビット内容が「１」で信号
Ｐ８が印」の場合には、キーは今回のスキャン時からそ
の押下状態が解除されたことにな９、信号Ｉ８によｆｉ
ｃＰＵ３にその旨通知する。
この場合、ＣＰＵ３は、メモリ５に当該連続キーに関す
る未処理のキー情報ＫＩＦが蓄積されている場合には、
それ等の情報ＫＩＦｔ−棄てさせ、それまで行なってい
た、押下状態の解除された連続キー゛に対恋した処理を
直ちに中断する。
る未処理のキー情報ＫＩＦが蓄積されている場合には、
それ等の情報ＫＩＦｔ−棄てさせ、それまで行なってい
た、押下状態の解除された連続キー゛に対恋した処理を
直ちに中断する。
なお、ビット内容及び信号Ｐａが共に「０」の場合には
、連続キーは前回及び今回のスキャン時 １共に
押下状態にないので、比較回路７はＣＰＵ３に何らの通
知も行なわない。
、連続キーは前回及び今回のスキャン時 １共に
押下状態にないので、比較回路７はＣＰＵ３に何らの通
知も行なわない。
なお、上述の実施例は、キー８の押下状態を記録するキ
ーマツ１１２を連続キーについてのみ続けた場合につい
て述べたが、午−マッグ１２は少なくとも連続キーにつ
いて設ける限シ、他の通常にキーについても設けること
は自由であシ、マツ１１２等によシキーボー・・ド上の
全てのキー８の押下状態を検出するようにすることも当
然可能である。
ーマツ１１２を連続キーについてのみ続けた場合につい
て述べたが、午−マッグ１２は少なくとも連続キーにつ
いて設ける限シ、他の通常にキーについても設けること
は自由であシ、マツ１１２等によシキーボー・・ド上の
全てのキー８の押下状態を検出するようにすることも当
然可能である。
■ 発明の効果
以上、説明したように、本発明によれば、少なくとも連
続キーの押下状態を記録する中−マツ１１２及び、キー
マツ１１２の内容とキーマトリクス１１からの押下信号
Ｐａから連続キーの押下状態の変化をＣＰＵ３に通知す
る比較回路Ｔを設けたので、連続キーの押下状態の変（
１゜特に押下状態の解除をＣＰＵ３に通知することが可
能と々シ、例えば、スクロールアップ・ダウｙ等を連続
キーで指示した場合に、中−の押下を止めた後は、メモ
リＳ中の、ＣＰＵ３が未処理のスクロールアップ・ダ９
ンに対応するキー情報Ｋ Ｉ ｌ”は直ちに棄てられて
以後の処理は中止されるので、オペレータのキー操作と
ディスプレイ２上の表示が見掛は上対応するようになり
、操作性を大きく向上させることができる。
続キーの押下状態を記録する中−マツ１１２及び、キー
マツ１１２の内容とキーマトリクス１１からの押下信号
Ｐａから連続キーの押下状態の変化をＣＰＵ３に通知す
る比較回路Ｔを設けたので、連続キーの押下状態の変（
１゜特に押下状態の解除をＣＰＵ３に通知することが可
能と々シ、例えば、スクロールアップ・ダウｙ等を連続
キーで指示した場合に、中−の押下を止めた後は、メモ
リＳ中の、ＣＰＵ３が未処理のスクロールアップ・ダ９
ンに対応するキー情報Ｋ Ｉ ｌ”は直ちに棄てられて
以後の処理は中止されるので、オペレータのキー操作と
ディスプレイ２上の表示が見掛は上対応するようになり
、操作性を大きく向上させることができる。
第１図は本発明によるキーボード制御回路の一実施例が
適用された、表示装置の一例を示す回路図、第２図は従
来のキーボード制御回路が用いられた表示装置を示す図
である。 １・・・・・・キーボード制御回路 ３・・・・・・ＣＰＵ ５・・・・・・メモリ Ｔ・・・・・・比較回路 ８・・・・・・午− ９・・・・・・表示装置 １１・・・・・・キーマトリクス １２・・・・・・キーマツプ ＰＳ・・・・・・押下信号 ＫＩＦ・・・・・・中−情報 ＡＤ８・・・・・・アドレス
適用された、表示装置の一例を示す回路図、第２図は従
来のキーボード制御回路が用いられた表示装置を示す図
である。 １・・・・・・キーボード制御回路 ３・・・・・・ＣＰＵ ５・・・・・・メモリ Ｔ・・・・・・比較回路 ８・・・・・・午− ９・・・・・・表示装置 １１・・・・・・キーマトリクス １２・・・・・・キーマツプ ＰＳ・・・・・・押下信号 ＫＩＦ・・・・・・中−情報 ＡＤ８・・・・・・アドレス
Claims (1)
- 処理装置、処理装置に接続されたメモリ、連続キー及び
、キーマトリクスを有し、押下されたキーをキーマトリ
クスを介して検出し、尚該キーのアドレスを前記メモリ
中にキー情報として格納し、処理装置は帥記メモリ中の
キー情報ｔｌ−順次読み出して、押下されたキーに対応
した処理を行なう装置において、少なくとも連続キーの
押下状態を記録するキーマツプ及び、キーマツプの内容
とキーマトリクスからの押下信号から前記キーマツプ中
に記録されたキーの押下状態の変化を処゛理装置に通知
する比較回路を設けて構成したキーボード制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107266A JPS58223835A (ja) | 1982-06-22 | 1982-06-22 | キ−ボ−ド制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107266A JPS58223835A (ja) | 1982-06-22 | 1982-06-22 | キ−ボ−ド制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58223835A true JPS58223835A (ja) | 1983-12-26 |
| JPS6237406B2 JPS6237406B2 (ja) | 1987-08-12 |
Family
ID=14454692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107266A Granted JPS58223835A (ja) | 1982-06-22 | 1982-06-22 | キ−ボ−ド制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223835A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60181910A (ja) * | 1984-02-29 | 1985-09-17 | Usac Electronics Ind Co Ltd | キ−ボ−ド制御方式 |
| JPS6118023A (ja) * | 1984-07-03 | 1986-01-25 | Canon Inc | キ−入力制御装置 |
| JPS61107417A (ja) * | 1984-10-30 | 1986-05-26 | Toshiba Corp | キ−ボ−ド制御方式 |
| JPS61169925A (ja) * | 1985-01-23 | 1986-07-31 | Matsushita Electric Ind Co Ltd | 操作スイツチ回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429904U (ja) * | 1987-08-17 | 1989-02-22 |
-
1982
- 1982-06-22 JP JP57107266A patent/JPS58223835A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60181910A (ja) * | 1984-02-29 | 1985-09-17 | Usac Electronics Ind Co Ltd | キ−ボ−ド制御方式 |
| JPS6118023A (ja) * | 1984-07-03 | 1986-01-25 | Canon Inc | キ−入力制御装置 |
| JPS61107417A (ja) * | 1984-10-30 | 1986-05-26 | Toshiba Corp | キ−ボ−ド制御方式 |
| JPS61169925A (ja) * | 1985-01-23 | 1986-07-31 | Matsushita Electric Ind Co Ltd | 操作スイツチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6237406B2 (ja) | 1987-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3430193B2 (ja) | ディジタル信号再生装置及びディジタル信号再生方法 | |
| JPS58223835A (ja) | キ−ボ−ド制御方式 | |
| JPS5825287B2 (ja) | ニユウリヨクホウシキ | |
| JP2880964B2 (ja) | 表示領域切換システム | |
| JPS6356685A (ja) | 時間追従型自動輝度調節方式 | |
| JPH01119171A (ja) | 情報登録検索装置 | |
| JPH0350310B2 (ja) | ||
| JPH0668118A (ja) | 取引選択方法 | |
| KR900006287B1 (ko) | 멤브레인 커패시티브 키보드의 엔키롤오버 스캔시스템 및 방법 | |
| JP2918405B2 (ja) | 文字読取りデータ処理システム | |
| JPS5919343B2 (ja) | 文字処理装置のカ−ソル制御方式 | |
| JP2777128B2 (ja) | 保護継電器の整定回路 | |
| JP3034942B2 (ja) | 画像フアイリング装置 | |
| JPH06348557A (ja) | データ出力方式 | |
| JPH04195420A (ja) | 複数メニュー選択形態方式 | |
| JPH0965284A (ja) | 画像修整装置 | |
| JPH02228769A (ja) | 画像記憶装置 | |
| JPS63155296A (ja) | 情報処理装置 | |
| JPS60144881A (ja) | 画像デ−タ検索装置 | |
| JPH0216614A (ja) | 汎用端末装置の既定値事前登録入力方式 | |
| JPH11272388A (ja) | 画面表示装置、画面表示方法および画面表示用プログラムを記録した記録媒体 | |
| JPH06195894A (ja) | 磁気ディスク複写方式 | |
| JPH0630286A (ja) | データ記録方法 | |
| JPH04149756A (ja) | 通信端末装置 | |
| JPH08470B2 (ja) | 表作成方法 |