JPH0312744A - エラー検出回路 - Google Patents
エラー検出回路Info
- Publication number
- JPH0312744A JPH0312744A JP1147561A JP14756189A JPH0312744A JP H0312744 A JPH0312744 A JP H0312744A JP 1147561 A JP1147561 A JP 1147561A JP 14756189 A JP14756189 A JP 14756189A JP H0312744 A JPH0312744 A JP H0312744A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- circuit
- data
- data transfer
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理分野で用いられるエラー検出回路に関
する。
する。
従来、この種のエラー検出回路は、エラー検出すべき箇
所ごとに用意していた。
所ごとに用意していた。
上述した従来のエラー検出回路では、エラー検出箇所ご
とに回路が必要であるため、金物量が増加し、信頼性が
悪くなるという欠点があった。
とに回路が必要であるため、金物量が増加し、信頼性が
悪くなるという欠点があった。
本発明のエラー検出回路は、記憶されているデータ転送
量の値から次に来るデータ転送量値に対応する複数のパ
リテイビットを作成するパリティ作成手段と、 該作成されたパリティビットデータ転送量により選択す
るパルティ選択手段と、 前記記憶されているデータ転送量とパリテイビットによ
りパリティエラーを検出するエラー検出手段を有するこ
とを特徴とする。
量の値から次に来るデータ転送量値に対応する複数のパ
リテイビットを作成するパリティ作成手段と、 該作成されたパリティビットデータ転送量により選択す
るパルティ選択手段と、 前記記憶されているデータ転送量とパリテイビットによ
りパリティエラーを検出するエラー検出手段を有するこ
とを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例であり、パリティ作成回路１
．パリティ選択回路２．加算回路３．データ転送記憶回
路４およびエラー検出回路５から構成される。
．パリティ選択回路２．加算回路３．データ転送記憶回
路４およびエラー検出回路５から構成される。
パリティ作成回路１は、データ転送量記憶回路４に格納
されている転送量データ１０５を用いてデータ量１０１
の最大値に対応した個数のパリティビットから成る予測
パリティ１０６を発生する。
されている転送量データ１０５を用いてデータ量１０１
の最大値に対応した個数のパリティビットから成る予測
パリティ１０６を発生する。
パリティ選択回路２は、予測パリティ１０６をデータ量
１０１で選択し、パリティ信号１０４を出力する。
１０１で選択し、パリティ信号１０４を出力する。
加算回路３は、データ量１０１と転送量データ１０５を
加算して加算結果データ１０３を出力する。
加算して加算結果データ１０３を出力する。
加算結果データ１０３とパリティ信号１０４は、ストロ
ーブ１０２にてデータ転送量記憶回路２に格納される。
ーブ１０２にてデータ転送量記憶回路２に格納される。
転送量データ１０５は、エラー検出回路５によりパリテ
ィチエツクされる。転送量データ１０５にパリティエラ
ーが検出されたならば、エラー検出信号１０７が出力さ
れる。
ィチエツクされる。転送量データ１０５にパリティエラ
ーが検出されたならば、エラー検出信号１０７が出力さ
れる。
以上説明したように本発明は、一つの回路構成で回路構
成内のすべての異常を検出できる事から、異常検出回路
削減を計り、金物量を減少させる効果がある。
成内のすべての異常を検出できる事から、異常検出回路
削減を計り、金物量を減少させる効果がある。
第１図は本発明の一実施例装置回路の構成を示すブロッ
ク図である。 １・・・パリティ作成回路、２・・・パリティ選択回路
、３・・・加算回路、４・・・データ転送量記憶回路、
５・・・エラー検出回路。
ク図である。 １・・・パリティ作成回路、２・・・パリティ選択回路
、３・・・加算回路、４・・・データ転送量記憶回路、
５・・・エラー検出回路。
Claims (1)
- 【特許請求の範囲】 記憶されているデータ転送量の値から次に来るデータ転
送量値に対応する複数のパリテイビットを作成するパリ
テイ作成手段と、 該作成されたパリテイビットデータ転送量により選択す
るパルティ選択手段と、 前記記憶されているデータ転送量とパリテイビットによ
りパリテイエラーを検出するエラー検出手段を有するこ
とを特徴とするエラー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147561A JPH0312744A (ja) | 1989-06-09 | 1989-06-09 | エラー検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147561A JPH0312744A (ja) | 1989-06-09 | 1989-06-09 | エラー検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0312744A true JPH0312744A (ja) | 1991-01-21 |
Family
ID=15433128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1147561A Pending JPH0312744A (ja) | 1989-06-09 | 1989-06-09 | エラー検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166428A (ja) * | 1986-01-18 | 1987-07-22 | Matsushita Electric Ind Co Ltd | ソフトウエア不正複写防止方法 |
| US5435688A (en) * | 1992-04-30 | 1995-07-25 | Tokyo Automatic Machinery Works Limited | Bar-like article supplying apparatus |
-
1989
- 1989-06-09 JP JP1147561A patent/JPH0312744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166428A (ja) * | 1986-01-18 | 1987-07-22 | Matsushita Electric Ind Co Ltd | ソフトウエア不正複写防止方法 |
| US5435688A (en) * | 1992-04-30 | 1995-07-25 | Tokyo Automatic Machinery Works Limited | Bar-like article supplying apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6009548A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| KR910012924A (ko) | 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 | |
| JPS5864844A (ja) | 同期検出方式 | |
| JPH0312744A (ja) | エラー検出回路 | |
| JPH0863374A (ja) | トレース機能内蔵型ｌｓｉ | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JP2516965B2 (ja) | メモリテスト方法 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| SU951406A1 (ru) | Запоминающее устройство с самоконтролем | |
| JP2744298B2 (ja) | バッファ制御用計数回路の障害検出方式 | |
| JPH03281523A (ja) | Ｄｍ監視回路 | |
| JPS61269738A (ja) | デ−タ処理回路 | |
| JPH04362757A (ja) | バス障害検出方式 | |
| JPS6361342A (ja) | 制御用集積回路 | |
| JPH0268633A (ja) | マイクロプログラムのチェック回路 | |
| JPH0410656B2 (ja) | ||
| JPH02244339A (ja) | 障害解析回路 | |
| JPS6361344A (ja) | 制御用集積回路 | |
| JPH04120938A (ja) | アドレス・コントロール・メモリの自己診断回路 | |
| JPH0831064B2 (ja) | メモリ診断回路 | |
| JPS62232043A (ja) | エラ−検出回路 | |
| JPS61172439A (ja) | 誤り検出装置 | |
| JPH02310752A (ja) | メモリ素子のアドレスチェック方式 | |
| JPH03233638A (ja) | メモリエラー情報収集方式 | |
| JPS62262147A (ja) | 障害検出装置 |