JPS62232043A - エラ−検出回路 - Google Patents
エラ−検出回路Info
- Publication number
- JPS62232043A JPS62232043A JP61075806A JP7580686A JPS62232043A JP S62232043 A JPS62232043 A JP S62232043A JP 61075806 A JP61075806 A JP 61075806A JP 7580686 A JP7580686 A JP 7580686A JP S62232043 A JPS62232043 A JP S62232043A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- output
- register
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエラー検出回路に関し、特に、データの特性を
判定するため判定回路のエラー検出回路に関する。
判定するため判定回路のエラー検出回路に関する。
従来、この種のエラー検出回路は例えば第２図に示すよ
うに、データを作成する論理演算回路２７゜２８と、パ
リティなどを作成する論理演算回路２９と、から出力さ
れるデータの特性なオーｋＯ判定回路３３ 、３２でそ
れぞれ判定し、それぞれインジケータレジスタ３５３４
に格納し、それぞれのインジケータレジスタ３５ 、３
４に格納されたデータを比較回路３６で比較することに
よってエラーの検出を行なっていた。なお、データレジ
スタ３０ 、３１にはそれぞれ論理演算回路２７ 、２
８で作成されたデータが格納される。
うに、データを作成する論理演算回路２７゜２８と、パ
リティなどを作成する論理演算回路２９と、から出力さ
れるデータの特性なオーｋＯ判定回路３３ 、３２でそ
れぞれ判定し、それぞれインジケータレジスタ３５３４
に格納し、それぞれのインジケータレジスタ３５ 、３
４に格納されたデータを比較回路３６で比較することに
よってエラーの検出を行なっていた。なお、データレジ
スタ３０ 、３１にはそれぞれ論理演算回路２７ 、２
８で作成されたデータが格納される。
大型計算機などで使用されている演算回路は多数のチッ
プに分割されて構成されている。そのため、従来のデー
タからデータの特性を判定する回路では、データの特性
を判定するために、少なくとも１回チップ間を信号が渡
る必要があるため、そのマシンサイクルに遅延時間の入
らない可能性がある。
プに分割されて構成されている。そのため、従来のデー
タからデータの特性を判定する回路では、データの特性
を判定するために、少なくとも１回チップ間を信号が渡
る必要があるため、そのマシンサイクルに遅延時間の入
らない可能性がある。
本発明のエラー検出回路は、データを作成する第１の演
算回路と、第１の演算回路と同じ機能を有する第２の演
算回路と、第１の演算回路のデータを格納するデータレ
ジスタと、第２の演算回路より出力された結果のデータ
特性を判定する第１の判定回路の出力を格納するインジ
ケータレジスタと、データレジスタのデータの特性を判
定する、第１の判定回路と同じ機能を有する第２の判定
回路と、インジケータレジスタと第２の判定回路の出力
を比較する比較回路を有する。
算回路と、第１の演算回路と同じ機能を有する第２の演
算回路と、第１の演算回路のデータを格納するデータレ
ジスタと、第２の演算回路より出力された結果のデータ
特性を判定する第１の判定回路の出力を格納するインジ
ケータレジスタと、データレジスタのデータの特性を判
定する、第１の判定回路と同じ機能を有する第２の判定
回路と、インジケータレジスタと第２の判定回路の出力
を比較する比較回路を有する。
このように、エラー検出をデータレジスタに格納された
後に行なうことにより、前のサイクルでインジケータレ
ジスタをセットする遅延時間を考慮することなく、エラ
ー検出を行なうことができる。
後に行なうことにより、前のサイクルでインジケータレ
ジスタをセットする遅延時間を考慮することなく、エラ
ー検出を行なうことができる。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明のエラー検出回路の一実施例を示すブロ
ック図である。
ック図である。
論理演算回路１，２はそれぞれ同じビット幅の論理演算
回路である。論理演算回路３は論理演算回路１０２倍の
ビット幅の論理演算回路である。
回路である。論理演算回路３は論理演算回路１０２倍の
ビット幅の論理演算回路である。
データレジスタ４，５はそれぞれ論理演算回路１゜２の
出力を格納する。オール０判定回路６は論理演算回路３
の出力のオール０判定を行ない、オール０判定回路７は
データレジスタ４と５のオール０判定を行なう。インジ
ケータレジスタ８はオールＯ判定回路６からの出力を格
納する。比較回路９はオール０判定回路７の出力とイン
ジケータレジスタ８の出力を比較し、エラー検出を行な
う。
出力を格納する。オール０判定回路６は論理演算回路３
の出力のオール０判定を行ない、オール０判定回路７は
データレジスタ４と５のオール０判定を行なう。インジ
ケータレジスタ８はオールＯ判定回路６からの出力を格
納する。比較回路９はオール０判定回路７の出力とイン
ジケータレジスタ８の出力を比較し、エラー検出を行な
う。
なお、論理演算回路１、データレジスタ４はチップｌ０
ＩＣ１論理演算回路２、データレジスタ５はチップ１１
に、論理演算回路３、オールＯ判定回路６、インジケー
タレジスタ８はチップ１２にそれぞれ実装されているも
のとする。
ＩＣ１論理演算回路２、データレジスタ５はチップ１１
に、論理演算回路３、オールＯ判定回路６、インジケー
タレジスタ８はチップ１２にそれぞれ実装されているも
のとする。
次に、本実施例の動作を説明する。
信号線１３．１４．１５．１６ Ｋより、それぞれ論理
演算回度１．２．３にデータが入力され、論理演算が行
なわれ、それぞれ信号線１７．１８．１９により出力さ
れ、データレジスタ４．５、オール０判定回路６に入力
される。オール０判定回路６の出力は、信号線２゜を通
して、インジケータレジスタ８に格納される。
演算回度１．２．３にデータが入力され、論理演算が行
なわれ、それぞれ信号線１７．１８．１９により出力さ
れ、データレジスタ４．５、オール０判定回路６に入力
される。オール０判定回路６の出力は、信号線２゜を通
して、インジケータレジスタ８に格納される。
データレジスタ４，５に格納された値は、それぞレジス
タ８の出力はそれぞれ信号線２４．２５により比較回路
９に入力される。比較回路９の出力は、信号線２６を通
してエラー検出の結果として出力される。
タ８の出力はそれぞれ信号線２４．２５により比較回路
９に入力される。比較回路９の出力は、信号線２６を通
してエラー検出の結果として出力される。
以上説明したように本発明は、エラー検出を、データレ
ジスタに格納された後に行なうことにより、前のサイク
ルでインジケータレジスタをセットする遅延時間を考慮
することなく、エラー検出を行なうことができる効果が
ある。
ジスタに格納された後に行なうことにより、前のサイク
ルでインジケータレジスタをセットする遅延時間を考慮
することなく、エラー検出を行なうことができる効果が
ある。
ｍ１図は本発明のエラー検出回路の一実施例を示すブロ
ック図、第２図は従来例を示すブロック図である。 ４．５・・・・・・・・・・・・データレジスタ、６．
７・・・・・・・・・・・・オールＯ判定回路、８・・
・・・・・・・・・・山インジケータレジスタ、９・・
・・・・・・・・・・・・・比 較 回 路。
ック図、第２図は従来例を示すブロック図である。 ４．５・・・・・・・・・・・・データレジスタ、６．
７・・・・・・・・・・・・オールＯ判定回路、８・・
・・・・・・・・・・山インジケータレジスタ、９・・
・・・・・・・・・・・・・比 較 回 路。
Claims (1)
- データを作成する第１の演算回路と、第１の演算回路と
同じ機能を有する第２の演算回路と、第１の演算回路の
データを格納するデータレジスタと、第２の演算回路よ
り出力された結果のデータの特性を判定する第１の判定
回路と、第１の判定回路の出力を格納するインジケータ
レジスタとデータレジスタの特性を判定する、第１の判
定回路と同じ機能を有する第２の判定回路と、インジケ
ータレジスタと第２の判定回路の出力を比較する比較回
路を有するエラー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075806A JPS62232043A (ja) | 1986-04-01 | 1986-04-01 | エラ−検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075806A JPS62232043A (ja) | 1986-04-01 | 1986-04-01 | エラ−検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62232043A true JPS62232043A (ja) | 1987-10-12 |
Family
ID=13586809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61075806A Pending JPS62232043A (ja) | 1986-04-01 | 1986-04-01 | エラ−検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62232043A (ja) |
-
1986
- 1986-04-01 JP JP61075806A patent/JPS62232043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1216070A (en) | Enhanced alu test hardware | |
| US6173300B1 (en) | Method and circuit for determining leading or trailing zero count | |
| JPS63273942A (ja) | 論理演算装置 | |
| GB1265013A (ja) | ||
| JPS62232043A (ja) | エラ−検出回路 | |
| JPH04350724A (ja) | シフト量検出回路 | |
| US4866718A (en) | Error tolerant microprocessor | |
| US3046523A (en) | Counter checking circuit | |
| US3042304A (en) | Adder circuit | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPH0312744A (ja) | エラー検出回路 | |
| JPS6215664A (ja) | 論理シミユレ−タ | |
| JPS6321928B2 (ja) | ||
| JP2591304B2 (ja) | メモリ監視回路 | |
| JPS62102340A (ja) | 一致検出回路 | |
| JPH0784814A (ja) | 計算機の誤り検出装置 | |
| JPS62115544A (ja) | デ−タ伝播域検出方式 | |
| JPS6077246A (ja) | デ−タ処理装置 | |
| JPS59211149A (ja) | コンペアストツプ方式 | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPH02216563A (ja) | 連想メモリ装置 | |
| JPH0348944A (ja) | エラー情報記憶方式 | |
| JPH0364213A (ja) | カウンタチェック回路 | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 |