KR930008577A - 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로 - Google Patents

타이머 인터럽트의 영향을 받지 않는 슬립모드 회로 Download PDF

Info

Publication number
KR930008577A
KR930008577A KR1019910017230A KR910017230A KR930008577A KR 930008577 A KR930008577 A KR 930008577A KR 1019910017230 A KR1019910017230 A KR 1019910017230A KR 910017230 A KR910017230 A KR 910017230A KR 930008577 A KR930008577 A KR 930008577A
Authority
KR
South Korea
Prior art keywords
signal
interrupt
input
timer interrupt
sleep mode
Prior art date
Application number
KR1019910017230A
Other languages
English (en)
Other versions
KR940003609B1 (ko
Inventor
윤최용
Original Assignee
김영수
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영수, 삼성전자 주식회사 filed Critical 김영수
Priority to KR1019910017230A priority Critical patent/KR940003609B1/ko
Publication of KR930008577A publication Critical patent/KR930008577A/ko
Application granted granted Critical
Publication of KR940003609B1 publication Critical patent/KR940003609B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

종래의 슬립모드 회로는 중앙처리장치가 슬립모드가 된 후 빈번한 타이머 인터럽트 요구 신호에 의해 중앙처리장치의 슬립모드가 너무 자주 해제되는 단점이 있다. 따라서 이 발명은 중앙치리장치가 슬립모드일 경우에 타이머 인터럽트 요구 신호가 인터럽트 컨트롤러에 입력되지 못하도록 하여 타이머 인터럽트의 영향을 제거함으로써 종래의 단점을 해결한 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로에 관한 것이다.

Description

타이머 인터럽트의 영향을 받지 않는 슬립모드 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로의 상세 회로도이다.

Claims (2)

  1. 정보처리기기의 슬립모드 회로에 있어서, 인터럽트 신호가 입력되지 않을 경우에 컨트롤 버스를 통해 홀트신호를 출력하는 중앙처리장치와, 중앙처리장치의 홀트 신호를 입력 신호로 하여 슬립 신호를 출력하는 홀트 감지 수단과, 타이머 인터럽트 요구 신호를 포함한 외부 장치의 인터럽트 요구 신호를 입력 신호로 하여 인터럽트 신호를 출력하는 인터럽트 컨트롤러와, 홀트 감지부의 슬립 신호가 로우 상태일 때 중앙처리장치의 클럭 신호입력을 금지함으로써 중앙처리장치를 슬립모드로 전환하는 동시에 인터럽트 컨트롤러에 타이머 인터럽트 요구신호의 입력을 금지하고, 인터럽트 컨트롤러의 인터럽트 신호와 난매스커블 인터럽트 신호가 입력되면 홀트 감지부를 리세트시켜 홀트 감지부의 슬립 신호가 하이 상태가 되면 중앙처리장치에 클럭 신호를 입력함으로써 중앙처리장치를 슬립모드에서 해제하는 동시에 인터럽트 컨트롤러에 타이머 인터럽트 요구 신호를 입력가능하게 하는 타이머 인터럽트 및 클럭 제어 수단으로 이루어지는 것을 특징으로 하는 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로.
  2. 제1항에 있어서, 상기한 타이머 인터럽트 및 클럭 제어 수단은 홀트 감지부의 슬립 신호선과 클럭 신호선에 각각의 입력 단자가 연결된 제1앤드 게이트와, 홀트 감지부의 슬립 신호선과 리얼 타임 클럭의 타이머 인터럽트요구 신호선에 각각의 입력 단자가 연결된 제2앤드 게이트와, 인터럽트 컨트롤러의 인터럽트 신호선에 입력 단자가 연결되고 제1앤드 게이트의 출력 단자에 클럭 단자가 연결된 제1D형 플립플롭과, 난매스커블 인터럽트 신호선에 입력 단자가 연결되고 제1앤드 게이트의 출력 단자에 클럭 단자가 연결된 제2D형 플립플롭과, 난매스커블 신호선과 인터럽트 컨트롤러의 인터럽트 신호선에 각각의 입력 단자가 연결된 오아 게이트로 이루어지는 것을 특징으로 하는 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910017230A 1991-10-01 1991-10-01 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로 KR940003609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910017230A KR940003609B1 (ko) 1991-10-01 1991-10-01 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910017230A KR940003609B1 (ko) 1991-10-01 1991-10-01 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로

Publications (2)

Publication Number Publication Date
KR930008577A true KR930008577A (ko) 1993-05-21
KR940003609B1 KR940003609B1 (ko) 1994-04-25

Family

ID=19320650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017230A KR940003609B1 (ko) 1991-10-01 1991-10-01 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로

Country Status (1)

Country Link
KR (1) KR940003609B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630924B1 (ko) 2004-10-06 2006-10-02 삼성전자주식회사 컴퓨터
KR101147361B1 (ko) * 2005-05-23 2012-05-22 매그나칩 반도체 유한회사 Ｒｔｃ 제어 회로

Also Published As

Publication number Publication date
KR940003609B1 (ko) 1994-04-25

Similar Documents

Publication Publication Date Title
KR890012385A (ko) 반도체 집적회로
KR950029939A (ko) 전자기기의 리셋회로
KR960001991A (ko) 정보 처리 장치
KR920008599A (ko) 전원을 내장한 확장 유닛을 갖는 컴퓨터 시스템
KR960001949A (ko) 스톱 클럭 제어장치와 그 방법
KR930008577A (ko) 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로
JPS648580A (en) Memory device for electronic equipment
KR940006014A (ko) 비교기를 갖는 타이머 회로
JPS5671129A (en) Data processing system
JPS5727322A (en) Input and output controlling system of computer
JP2600969Y2 (ja) 中央処理装置のリセット回路
JPS562047A (en) Debugging unit
JPH054039Y2 (ko)
JPS5672753A (en) Selective processor for occupation of common bus line
JP2665043B2 (ja) Ｃｐｕの暴走検出回路
JPS63145538A (ja) デ−タ処理装置
JPS55165054A (en) Failure detection unit in communication control unit of synchronizing system
JPS57109022A (en) Control system for common signal bus
JP2570170Y2 (ja) 情報処理装置
JPS5624633A (en) Key input control system
JPS55127635A (en) Interruption input interface
KR880011679A (ko) Dma 억세스 중재 장치
JPS5911936B2 (ja) デ−タツウシンシヨリソウチ
JPS61269737A (ja) タイマ割り込み補正回路
JPS5561858A (en) Central operation control unit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee