JP2570170Y2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2570170Y2 JP2570170Y2 JP1991099006U JP9900691U JP2570170Y2 JP 2570170 Y2 JP2570170 Y2 JP 2570170Y2 JP 1991099006 U JP1991099006 U JP 1991099006U JP 9900691 U JP9900691 U JP 9900691U JP 2570170 Y2 JP2570170 Y2 JP 2570170Y2
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- signal
- register
- reset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】「考案の目的」
【０００２】
【産業上の利用分野】本考案は、ウォッチドッグタイマ
を使用してプログラムの暴走検知を行う情報処理装置に
関する。
を使用してプログラムの暴走検知を行う情報処理装置に
関する。
【０００３】
【従来の技術】シングルチップマイクロコントローラで
は、プログラムの暴走検知にウォッチドッグタイマを使
用している。ウォッチドッグタイマによって暴走が検知
されると割り込みを発生またはリセット等によって正常
な状態に戻す。通常、ウォッチドッグタイマは、レジス
タにデータを書き込むことによりイネーブル／ディセー
ブル制御を行う。ところが、ウォッチドッグタイマをイ
ネーブルにして暴走を検知しようとしている時、暴走に
よってウォッチドッグタイマのイネーブル／ディセーブ
ル用のレジスタの内容が書き換えられ、ウォッチドッグ
タイマがディセーブルになることも考えられる。
は、プログラムの暴走検知にウォッチドッグタイマを使
用している。ウォッチドッグタイマによって暴走が検知
されると割り込みを発生またはリセット等によって正常
な状態に戻す。通常、ウォッチドッグタイマは、レジス
タにデータを書き込むことによりイネーブル／ディセー
ブル制御を行う。ところが、ウォッチドッグタイマをイ
ネーブルにして暴走を検知しようとしている時、暴走に
よってウォッチドッグタイマのイネーブル／ディセーブ
ル用のレジスタの内容が書き換えられ、ウォッチドッグ
タイマがディセーブルになることも考えられる。
【０００４】
【考案が解決しようとする課題】上述したように、従来
例に従えば、ウォッチドッグタイマをイネーブルにして
暴走を検知しようとしているとき、プログラム暴走が発
生し、ウォッチドッグタイマのイネーブル／ディセーブ
ル用のレジスタの内容が書き換えられた場合、ウォッチ
ドッグタイマがディセーブルになり、ウォッチドッグタ
イマによって正常な状態に戻すことができない場合が生
じる。また、クロックを停止するモードも、レジスタの
内容を書き換えてイネーブルにするため暴走してクロッ
クを停止するモードに入る場合がある、その場合、ウォ
ッチドッグタイマのカウントアップが行われないため、
正常な状態に戻すことができない。
例に従えば、ウォッチドッグタイマをイネーブルにして
暴走を検知しようとしているとき、プログラム暴走が発
生し、ウォッチドッグタイマのイネーブル／ディセーブ
ル用のレジスタの内容が書き換えられた場合、ウォッチ
ドッグタイマがディセーブルになり、ウォッチドッグタ
イマによって正常な状態に戻すことができない場合が生
じる。また、クロックを停止するモードも、レジスタの
内容を書き換えてイネーブルにするため暴走してクロッ
クを停止するモードに入る場合がある、その場合、ウォ
ッチドッグタイマのカウントアップが行われないため、
正常な状態に戻すことができない。
【０００５】この考案は上記事情に鑑みてなされたもの
であり、暴走してレジスタの内容が書き換えられても暴
走検知機能が無効とならず、正常な状態に戻すことがで
きる情報処理装置を提供することを目的とする。
であり、暴走してレジスタの内容が書き換えられても暴
走検知機能が無効とならず、正常な状態に戻すことがで
きる情報処理装置を提供することを目的とする。
【０００６】「考案の構成」
【０００７】
【課題を解決するための手段】本考案は、ウォッチドッ
グタイマによってプログラム暴走が検知され、割り込
み、もしくはリセットにより正常な状態に戻す情報処理
装置において、ウォッチドッグタイマの計時を有効とす
るウォッチドッグタイマイネーブル信号のアクティブ出
力化の為、セット信号を入力するセット入力端子を持
ち、更に、ウォッチドッグタイマの計時を無効とするウ
ォッチドッグタイマイネーブル信号のインアクティブ出
力化の為、リセット信号を入力するリセット入力端子を
持つ安定化回路と、前記ウォッチドッグタイマの計時を
有効を示すデータが設定され、前記セット信号を前記安
定化回路のセット入力端子に出力するレジスタと、クロ
ックによるカウントによって所定時間計時後に発生され
る前記ウォッチドッグタイマのカウンタ出力信号を、前
記安定化回路から出力されるウォッチドッグタイマイネ
ーブル信号によってゲートするゲート回路とを具備し、
プログラム暴走によって前記レジスタのデータ内容が誤
ってクリアされた場合でも前記ウォッチドッグタイマの
計時を有効にし続けるように構成されていることを特徴
とする。
グタイマによってプログラム暴走が検知され、割り込
み、もしくはリセットにより正常な状態に戻す情報処理
装置において、ウォッチドッグタイマの計時を有効とす
るウォッチドッグタイマイネーブル信号のアクティブ出
力化の為、セット信号を入力するセット入力端子を持
ち、更に、ウォッチドッグタイマの計時を無効とするウ
ォッチドッグタイマイネーブル信号のインアクティブ出
力化の為、リセット信号を入力するリセット入力端子を
持つ安定化回路と、前記ウォッチドッグタイマの計時を
有効を示すデータが設定され、前記セット信号を前記安
定化回路のセット入力端子に出力するレジスタと、クロ
ックによるカウントによって所定時間計時後に発生され
る前記ウォッチドッグタイマのカウンタ出力信号を、前
記安定化回路から出力されるウォッチドッグタイマイネ
ーブル信号によってゲートするゲート回路とを具備し、
プログラム暴走によって前記レジスタのデータ内容が誤
ってクリアされた場合でも前記ウォッチドッグタイマの
計時を有効にし続けるように構成されていることを特徴
とする。
【０００８】
【作用】上述した構成にて、暴走検知機能をイネーブル
設定する信号と、一度出力をイネーブルにすると入力信
号がディセーブルになっても出力をディセーブルにしな
い回路を設けることにより、プログラム暴走が生じ暴走
検知機能をコントロールするレジスタ内容が書き替えら
れても暴走検知機能が機能しなくなることがないため、
プログラム状態を確実に正常な状態に戻すことができ
る。プログラム暴走が生じ、暴走検知機能のイネーブル
／ディセーブル用のレジスタの内容が書き換えられて
も、暴走検知機能がディセーブルになることがないた
め、システムが本来持つ暴走検知機能によってプログラ
ムを正常な状態に戻すことが可能となり信頼性の向上が
はかれる。
設定する信号と、一度出力をイネーブルにすると入力信
号がディセーブルになっても出力をディセーブルにしな
い回路を設けることにより、プログラム暴走が生じ暴走
検知機能をコントロールするレジスタ内容が書き替えら
れても暴走検知機能が機能しなくなることがないため、
プログラム状態を確実に正常な状態に戻すことができ
る。プログラム暴走が生じ、暴走検知機能のイネーブル
／ディセーブル用のレジスタの内容が書き換えられて
も、暴走検知機能がディセーブルになることがないた
め、システムが本来持つ暴走検知機能によってプログラ
ムを正常な状態に戻すことが可能となり信頼性の向上が
はかれる。
【０００９】
【実施例】以下、図面を使用して本考案実施例について
詳細に説明する。
詳細に説明する。
【００１０】図１は本考案の実施例を示すブロック図で
ある。
ある。
【００１１】図において、符号１はクロックが転送され
るラインであり、このクロックはＷＤＴ（ウォッチドッ
グタイマ）用のカウントクロックとなる。符号２はＷＤ
Ｔ用カウンタであり、クロック（ライン１）によりカウ
ントされ、一定時間後、出力をアクティブにする。
るラインであり、このクロックはＷＤＴ（ウォッチドッ
グタイマ）用のカウントクロックとなる。符号２はＷＤ
Ｔ用カウンタであり、クロック（ライン１）によりカウ
ントされ、一定時間後、出力をアクティブにする。
【００１２】符号３はＷＤＴ出力信号が転送されるライ
ンであり、ＷＤＴがイネーブルでカウンタ２の出力がア
クティブになった時にアクティブになる。この信号がア
クティブになると割り込みを発生したり、リセット出力
を行う。
ンであり、ＷＤＴがイネーブルでカウンタ２の出力がア
クティブになった時にアクティブになる。この信号がア
クティブになると割り込みを発生したり、リセット出力
を行う。
【００１３】符号４はＲＳフリップフロップ回路であ
り、レジスタ６の出力信号がアクティブになった時、出
力はアクティブになるが、インアクティブになった時は
変化しない。
り、レジスタ６の出力信号がアクティブになった時、出
力はアクティブになるが、インアクティブになった時は
変化しない。
【００１４】符号５はＷＤＴイネーブル信号が転送され
るラインであり、このラインがアクティブとなることに
よりＷＤＴをイネーブルにする機能を持つ。符号６はレ
ジスタであり、レジスタ内容によってＷＤＴイネーブル
信号をアクティブ／インアクティブにセットする。
るラインであり、このラインがアクティブとなることに
よりＷＤＴをイネーブルにする機能を持つ。符号６はレ
ジスタであり、レジスタ内容によってＷＤＴイネーブル
信号をアクティブ／インアクティブにセットする。
【００１５】符号７はリセット信号が転送されるライン
であり、通常マイコンの電源投入時、一度アクティブに
なり、所定の処理実行後、すぐにインアクティブにな
る。符号８はレジスタ出力が転送されるラインであり、
レジスタ６の内容をＲＳフリップフロップ４に伝える。
であり、通常マイコンの電源投入時、一度アクティブに
なり、所定の処理実行後、すぐにインアクティブにな
る。符号８はレジスタ出力が転送されるラインであり、
レジスタ６の内容をＲＳフリップフロップ４に伝える。
【００１６】以下、本考案実施例の動作について詳細に
説明する。
説明する。
【００１７】初期状態でのＷＤＴイネーブル信号（ライ
ン５）はディセーブルとなっている。
ン５）はディセーブルとなっている。
【００１８】ウォッチドッグタイマを使用する際は、レ
ジスタ６に、ＷＤＴをイネーブルにするデータを書き込
む。このことにより、レジスタ出力信号（ライン８）が
アクティブになり、ＷＤＴイネーブル信号（ライン５）
がアクティブになる。
ジスタ６に、ＷＤＴをイネーブルにするデータを書き込
む。このことにより、レジスタ出力信号（ライン８）が
アクティブになり、ＷＤＴイネーブル信号（ライン５）
がアクティブになる。
【００１９】ＲＳフリップフロップ４は、この後にレジ
スタ出力信号（ライン８）がイネーブルまたはディセー
ブルになってもＷＤＴイネーブル信号（ライン５）をア
クティブのままとする。リセットがかかった時のみＷＤ
Ｔイネーブル信号（ライン５）はインアクティブにな
り、ＷＤＴはディセーブルになる。
スタ出力信号（ライン８）がイネーブルまたはディセー
ブルになってもＷＤＴイネーブル信号（ライン５）をア
クティブのままとする。リセットがかかった時のみＷＤ
Ｔイネーブル信号（ライン５）はインアクティブにな
り、ＷＤＴはディセーブルになる。
【００２０】そのため、暴走によってウォッチドッグタ
イマのイネーブル／ディセーブル用レジスタ６の内容が
書き換えられ、ウォッチドッグタイマがディセーブルに
なることはない。
イマのイネーブル／ディセーブル用レジスタ６の内容が
書き換えられ、ウォッチドッグタイマがディセーブルに
なることはない。
【００２１】
【考案の効果】以上説明のように本考案によれば、プロ
グラム暴走が発生し、暴走検知機能のイネーブル／ディ
セーブル用のレジスタの内容が書き換えられても、暴走
検知機能がデセーブルになることが防げるため、暴走検
知機能によって正常な状態に戻すことができ、信頼性の
向上が図れる。
グラム暴走が発生し、暴走検知機能のイネーブル／ディ
セーブル用のレジスタの内容が書き換えられても、暴走
検知機能がデセーブルになることが防げるため、暴走検
知機能によって正常な状態に戻すことができ、信頼性の
向上が図れる。
【図１】本考案の実施例を示すブロック図。
１…クロック転送ライン、２…ウォッチドッグタイマ
（ＷＤＴ）用カウンタ、３…ＷＤＴ出力信号ライン、４
…ＲＳフリップフロップ回路、５…ＷＤＴイネーブル信
号ライン、６…レジスタ、７…リセット信号ライン、８
…レジスタ出力ライン。
（ＷＤＴ）用カウンタ、３…ＷＤＴ出力信号ライン、４
…ＲＳフリップフロップ回路、５…ＷＤＴイネーブル信
号ライン、６…レジスタ、７…リセット信号ライン、８
…レジスタ出力ライン。
Claims (1)
- 【請求項１】 ウォッチドッグタイマによってプログラ
ム暴走が検知され、割り込み、もしくはリセットにより
正常な状態に戻す情報処理装置において、ウォッチドッグタイマの計時を有効とするウォッチドッ
グタイマイネーブル信号のアクティブ出力化の為、セッ
ト信号を入力するセット入力端子を持ち、更に、ウォッ
チドッグタイマの計時を無効とするウォッチドッグタイ
マイネーブル信号のインアクティブ出力化の為、リセッ
ト信号を入力するリセット入力端子を持つ安定化回路
と、 前記ウォッチドッグタイマの計時を有効を示すデータが
設定され、前記セット信号を前記安定化回路のセット入
力端子に出力するレジスタと、 クロックによるカウントによって所定時間計時後に発生
される前記ウォッチドッグタイマのカウンタ出力信号
を、前記安定化回路から出力されるウォッチドッグタイ
マイネーブル信号によってゲートするゲート回路とを具
備し、 プログラム暴走によって前記レジスタのデータ内容が誤
ってクリアされた場合でも前記ウォッチドッグタイマの
計時を有効にし続けるように構成されていることを特徴
とする 情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991099006U JP2570170Y2 (ja) | 1991-11-30 | 1991-11-30 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991099006U JP2570170Y2 (ja) | 1991-11-30 | 1991-11-30 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0552942U JPH0552942U (ja) | 1993-07-13 |
| JP2570170Y2 true JP2570170Y2 (ja) | 1998-05-06 |
Family
ID=14234956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991099006U Expired - Lifetime JP2570170Y2 (ja) | 1991-11-30 | 1991-11-30 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570170Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60252961A (ja) * | 1984-05-30 | 1985-12-13 | Fujitsu Ltd | 情報処理装置のプログラム障害監視装置 |
-
1991
- 1991-11-30 JP JP1991099006U patent/JP2570170Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0552942U (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100196045B1 (ko) | 전자기기의 리셋회로 | |
| JPH0743653B2 (ja) | 割込みコントローラ | |
| JP2570170Y2 (ja) | 情報処理装置 | |
| KR940006014A (ko) | 비교기를 갖는 타이머 회로 | |
| JPS6027038A (ja) | プログラム暴走検出方式 | |
| JP2665043B2 (ja) | Ｃｐｕの暴走検出回路 | |
| JPH054039Y2 (ja) | ||
| JPH0445066Y2 (ja) | ||
| JPS6331143Y2 (ja) | ||
| JP3013517B2 (ja) | ライトバッファエラーアドレス検出回路 | |
| JPS63229697A (ja) | デ−タ書込制御方式 | |
| JPS63101938A (ja) | マイクロプロセツサの暴走防止装置 | |
| JPS63138437A (ja) | プログラム制御システム | |
| JP2556391B2 (ja) | センサ監視方法 | |
| JPS61151494A (ja) | パスワ−ド付きタイマ回路 | |
| KR930008577A (ko) | 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로 | |
| JP2001101019A (ja) | レジスタ保護回路 | |
| JPS61131135A (ja) | マイクロプロセツサの暴走検出装置 | |
| JPH02150942A (ja) | バス異常検出回路 | |
| JPH09179748A (ja) | データ処理装置 | |
| JPH06231002A (ja) | マイクロコンピュータ | |
| JPS57164341A (en) | Program controller | |
| JPS638954A (ja) | 不揮発性メモリへの誤書き込み防止装置 | |
| JPH039423A (ja) | レディー信号チエック回路 | |
| JPS63208130A (ja) | Ｃｐｕ誤動作検出装置 |