KR960001949A - 스톱 클럭 제어장치와 그 방법 - Google Patents

스톱 클럭 제어장치와 그 방법 Download PDF

Info

Publication number
KR960001949A
KR960001949A KR1019940013919A KR19940013919A KR960001949A KR 960001949 A KR960001949 A KR 960001949A KR 1019940013919 A KR1019940013919 A KR 1019940013919A KR 19940013919 A KR19940013919 A KR 19940013919A KR 960001949 A KR960001949 A KR 960001949A
Authority
KR
South Korea
Prior art keywords
signal
idle
stop clock
input
detector
Prior art date
Application number
KR1019940013919A
Other languages
English (en)
Other versions
KR960012838B1 (ko
Inventor
임정규
박희덕
조성현
박노병
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940013919A priority Critical patent/KR960012838B1/ko
Priority to TW084106263A priority patent/TW367438B/zh
Priority to US08/492,492 priority patent/US5754883A/en
Priority to JP15328895A priority patent/JP3233553B2/ja
Publication of KR960001949A publication Critical patent/KR960001949A/ko
Priority to US08/599,264 priority patent/US5933649A/en
Application granted granted Critical
Publication of KR960012838B1 publication Critical patent/KR960012838B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Microcomputers (AREA)

Abstract

이 발명은 에스엘 중앙처리장치 스톱 클럭에 관한 것으로 고가로 특별히 제작된 시스템 제어용 칩셋에 비해 간단하고 저렴하면서, 사용자가 특정 목적을 위해 인텔 에스엘 중앙처리장치의 클럭을 제어하여 임의로 에스엘 중앙처리장치 스톱 클럭 인터럽트를 요구하거나, 스톱 클럭 상태에서 에스엘 중앙처리장치를 다시 활성화시킬 수 있도록 하기 위하여, 일정시간동안 입력이 없으면 출력신호를 내보내는 유휴 검출기(1)와, 상기 유휴검출기의 제어외에 사용자 임의로 스톱 클럭 인터럽트를 설정하고 다시 해제할 수 있는 처리부(2)와, 상기의 처리부가 제어하는 스톱 클럭 인터럽트로 스톱 클럭을 받아서 특정모드를 수행하는 에스엘 중앙처리장치(4)로 구성되어짐을 특징으로 하는 스톱 클럭 제어장치와 그 방법에 관한 것이다.

Description

스톱 클럭 제어장치와 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 스톱 클럭 제어장치의 블록 구성도이다.

Claims (5)

  1. 일정시간동안 입력이 없으면 입력이 없음을 나타내기 위한 출력신호를 내보내는 유휴검출기와, 상기의 유휴검출기의 출력신호외에 사용자 임의로 스톱 클럭 인터럽트를 지시할 수 있는 신호를 전송하기 위한 처리부와, 상기의 처리부로부터 입력되는 신호를 받아서 스톱 클럭 인터럽트 모드를 설정하거나 해제하는 에스엘 중앙처리장치로 이루어지는 스톱 클럭제어장치.
  2. 제1항에 있어서, 상기한 유휴검출기는 유휴판정을 위한 시간을 점퍼를 이용하여 사용자가 임의로 설정할 수 있는 것을 특징으로 하는 스톱 클럭 제어장치.
  3. 제1항에 있어서, 상기한 유휴검출기는 유휴판정을 위한 기준신호를 입력신호로 받는데 있어서, 입력신호를 선별할 수 있는 것을 특징으로 하는 스톱 클럭 제어장치.
  4. 제1항에 있어서, 상기한 유휴검출기는 유휴판정이 된 후에 유휴판정 표시하는 신호를 두개의 채널을 이용해서 각각 출력할 수 있는 것을 특징으로 하는 스톱 클럭 제어장치.
  5. 유휴검출기가 작동하면 입력신호가 일정한 기간동안 없음을 표시하는 유휴판정을 위한 시간을 사용자가 직접 세팅하는 단계와, 상기 유휴검출기가 입력신호의 유무를 감지하여 입력신호가 없는 상태에서는 시간을 측정하는 단계와, 상기 측정된 시간과 사용자가 세팅한 유휴판정을 위한 시간을 비교하여 같은 값인지를 판정하는 단계와, 상기 유휴검출기에서 해당하는 제어신호가 출력되면 조절단의 입력이 논리적 레벨로 하이인지를 감지하는 단계와, 상기 조절단의 논리적 레벨이 하이가 아닌경우, 상기 유휴검출기에서 출력되는 제어신호에 의해서 에스엘 중앙처리장치의 클럭을 스톱시키는 단계로 구성되는 스톱 클럭 인터럽트 설정단계와, 상기의 스톱 클럭 인터럽트 설정 상태에서 유휴 검출기에 입력되는 신호의 유무를 감지하는 단계와, 사용자가 임의로 스톱 클럭 인터럽트 해제를 실시할 수 있는 조절단이 논리적 레벨로 하이인지를 감지하는 단계와, 유휴검출기의 부 조절 채널이 논리적으로 로우인 출력신호를 내는지를 감지하는 단계와, 상기 단계들에서 스톱 클럭에 논리적 레벨로 하이신호가 입력되면 에스엘 중앙처리장치의 스톱 클럭 인터럽트 모드가 해제되어 에스엘 중앙 처리장치가 다시 정상적으로 동작하는 스톱 클럭 인터럽트 해제단계로 구성되어짐을 특징으로 하는 스톱 클럭 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013919A 1994-06-20 1994-06-20 스톱 클럭 제어장치와 그 방법 KR960012838B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940013919A KR960012838B1 (ko) 1994-06-20 1994-06-20 스톱 클럭 제어장치와 그 방법
TW084106263A TW367438B (en) 1994-06-20 1995-06-19 Method and device for controlling a stop clock
US08/492,492 US5754883A (en) 1994-06-20 1995-06-20 System for controlling stop clock interrupt mode according to user selectable idle condition parameters and a control signal
JP15328895A JP3233553B2 (ja) 1994-06-20 1995-06-20 コンピュータシステムおよびコンピュータシステムのストップクロック制御方法
US08/599,264 US5933649A (en) 1994-06-20 1996-02-09 Method and device for controlling a CPU stop clock interrupt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013919A KR960012838B1 (ko) 1994-06-20 1994-06-20 스톱 클럭 제어장치와 그 방법

Publications (2)

Publication Number Publication Date
KR960001949A true KR960001949A (ko) 1996-01-26
KR960012838B1 KR960012838B1 (ko) 1996-09-24

Family

ID=19385643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013919A KR960012838B1 (ko) 1994-06-20 1994-06-20 스톱 클럭 제어장치와 그 방법

Country Status (4)

Country Link
US (1) US5754883A (ko)
JP (1) JP3233553B2 (ko)
KR (1) KR960012838B1 (ko)
TW (1) TW367438B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245199B1 (ko) * 1996-05-21 2000-02-15 윤종용 네트워크 사용중의 절전기능을 갖는 컴퓨터의 절전모드전환방법
JPH10240371A (ja) * 1997-02-27 1998-09-11 Mitsubishi Electric Corp ディジタル信号処理プロセッサのクロック速度制御装置
US6105078A (en) * 1997-12-18 2000-08-15 International Business Machines Corporation Extended remote copying system for reporting both active and idle conditions wherein the idle condition indicates no updates to the system for a predetermined time period
JPH11202968A (ja) * 1998-01-20 1999-07-30 Mitsubishi Electric Corp マイクロコンピュータ
US6202104B1 (en) * 1998-07-28 2001-03-13 Siemens Aktiengesellschaft Processor having a clock driven CPU with static design
JP3526009B2 (ja) * 1999-02-09 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムにおける電力管理装置および電力管理方法
JP3252827B2 (ja) 1999-04-21 2002-02-04 日本電気株式会社 電源電圧変動抑制回路
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
GB2360670B (en) * 2000-03-22 2004-02-04 At & T Lab Cambridge Ltd Power management system
US7496788B1 (en) * 2006-08-17 2009-02-24 Nvidia Corporation Watchdog monitoring for unit status reporting
US7774626B2 (en) * 2007-03-29 2010-08-10 Intel Corporation Method to control core duty cycles using low power modes
US20110252356A1 (en) * 2010-04-13 2011-10-13 Robert Paul Morris Methods, systems, and computer program products for identifying an idle user interface element

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780843A (en) * 1983-11-07 1988-10-25 Motorola, Inc. Wait mode power reduction system and method for data processor
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPH02120919A (ja) * 1988-10-31 1990-05-08 Nec Home Electron Ltd パーソナルコンピュータのスリープモード回路
EP0368144B1 (en) * 1988-11-10 1996-02-07 Motorola, Inc. Digital computing system with low power mode
US5201059A (en) * 1989-11-13 1993-04-06 Chips And Technologies, Inc. Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance
US5355501A (en) * 1990-03-09 1994-10-11 Novell, Inc. Idle detection system
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
JPH04130510A (ja) * 1990-09-21 1992-05-01 Hitachi Ltd 情報処理装置の省電力方式
JPH04153714A (ja) * 1990-10-17 1992-05-27 Fujitsu Ltd 情報処理装置の制御方式
US5239652A (en) * 1991-02-04 1993-08-24 Apple Computer, Inc. Arrangement for reducing computer power consumption by turning off the microprocessor when inactive
JPH0776894B2 (ja) * 1991-02-25 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション プロセッサ用クロック信号の制御方法及び情報処理システム
US5390350A (en) * 1991-04-22 1995-02-14 Western Digital Corporation Integrated circuit chip core logic system controller with power saving features for a microcomputer system
JPH05108218A (ja) * 1991-10-11 1993-04-30 Toshiba Corp コンピユータシステム
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
US5613135A (en) * 1992-09-17 1997-03-18 Kabushiki Kaisha Toshiba Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5546568A (en) * 1993-12-29 1996-08-13 Intel Corporation CPU clock control unit
US5551044A (en) * 1994-12-01 1996-08-27 Intel Corporation Method and apparatus for interrupt/SMI# ordering
US5617572A (en) * 1995-01-31 1997-04-01 Dell Usa, L.P. System for reducing power consumption in computers

Also Published As

Publication number Publication date
JPH086662A (ja) 1996-01-12
US5754883A (en) 1998-05-19
JP3233553B2 (ja) 2001-11-26
TW367438B (en) 1999-08-21
KR960012838B1 (ko) 1996-09-24

Similar Documents

Publication Publication Date Title
KR970002550A (ko) 정보처리장치 및 그 제어 방법
KR960001949A (ko) 스톱 클럭 제어장치와 그 방법
KR900005311A (ko) 인터럽트제어장치
RU2004129316A (ru) Система для создания входного сигнала, устройство для применения в такой системе и компьютерное устройство ввода
KR960024830A (ko) 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법
KR880006443A (ko) 차량용 제어장치
KR970059946A (ko) 버스의 우선권 선택 장치
EP0545828A3 (en) Power source control apparatus for display unit
KR870010435A (ko) 데이타 처리 장치의 표시 데이타 출력 제어 장치
KR970049566A (ko) 피씨아이-피씨아이 브리지의 버퍼 플러쉬 제어 장치
KR920013332A (ko) 카세트 테이프 레코더의 키이제어방법 및 그 장치
KR930008577A (ko) 타이머 인터럽트의 영향을 받지 않는 슬립모드 회로
JPH0493790A (ja) センサ駆動装置
KR960036737A (ko) 다중루프 제어장치
JPS62194486A (ja) 時間計測装置
JPH1165893A (ja) ウオッチドッグタイムアウト検出時リセット方式
KR960033402A (ko) 손목 휴대용 맥박기 및 그의 제어방법
KR960043768A (ko) 바테리 방전 경고 표시장치 및 방법
TW200504568A (en) A method and corresponding system of preventing wrong input according to environmental situation
KR960028658A (ko) 원격조정기의 밧데리 소모 경고장치
JPS6256052A (ja) 断続音検出回路
KR900017397A (ko) 영상처리 시스템의 자동 전원 오프방법
KR940015255A (ko) 연료펌프의 동작 제어장치 및 그 방법
KR890010711A (ko) 컴퓨터의 자동정보 보안 장치
KR930010648A (ko) 현상제 량 감지 및 표시방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090827

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee