KR970059946A - 버스의 우선권 선택 장치 - Google Patents

버스의 우선권 선택 장치 Download PDF

Info

Publication number
KR970059946A
KR970059946A KR1019960002136A KR19960002136A KR970059946A KR 970059946 A KR970059946 A KR 970059946A KR 1019960002136 A KR1019960002136 A KR 1019960002136A KR 19960002136 A KR19960002136 A KR 19960002136A KR 970059946 A KR970059946 A KR 970059946A
Authority
KR
South Korea
Prior art keywords
bus
signal
pci
priority
eisa
Prior art date
Application number
KR1019960002136A
Other languages
English (en)
Other versions
KR0167726B1 (ko
Inventor
진성곤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960002136A priority Critical patent/KR0167726B1/ko
Priority to US08/792,424 priority patent/US5970234A/en
Publication of KR970059946A publication Critical patent/KR970059946A/ko
Application granted granted Critical
Publication of KR0167726B1 publication Critical patent/KR0167726B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

이 발명은 버스의 우선권 선택 장치에 관한 것으로서, 메모리의 내용이나 외부 입력장치에서 입력된 정보에 대한 연산, 처리 등을 담당하는 중앙 처리 장치와; 제1PCI 버스를 각 버스간에 상이하게 동작하는 신호선 체계를 맞추어 주는 역할을 하는 제1PCI 버스 브리지와; 제2PCI 버스를 각 버스간에 상이하게 동작하는 신호선 체계를 맞추어 주는 역할을 하는 제2PCI 버스 브리지와; 제1ISA/EISA 버스를 각 버스간에 상이하게 동작하는 신호선 체계를 맞추어 주는 역할을 하는 제1EISA/ISA 버스 브리지와; 상기 제1EISA/ISA 버스 브리지에 포함되어서 제1PCI 버스 사용의 우선권을 선택하여 허가 신호를 출력하는 제1아비터와; 제2PCI 버스 사용의 우선권을 선택하여 허가 신호를 출력하는 제2아비터로 이루어지며; 버스들을 요구하여 사용할 수 있는 버스 마스터들이 버스 사용을 동시에 요구를 했을 경우에 요구한 버스 마스터의 우선권을 선택하여 사용권을 부여하며, 아비터를 따로 두어 구현시킴으로써 경제적인 효과를 가진 버스의 우선권 선택 장치에 관한 것이다.

Description

버스의 우선권 선택 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 버스 우선권 선택 장치의 관련 블럭도.
제3도는 이 발명의 실시예에 따른 제2아비터의 블럭도.

Claims (3)

  1. 메모리의 내용이나 외부 입력장치에서 입력된 정보에 대한 연산, 처리 등을 담당하는 중앙 처리 장치와; 제1PCI 버스를 각 버스간에 상이하게 동작하는 신호선 체계를 맞추어 주는 역할을 하는 제1PCI 버스 브리지와; 제2PCI 버스를 각 버스간에 상이하게 동작하는 신호선 체계를 맞추어 주는 역할을 하는 제2PCI 버스 브리지와; 제1ISA/EISA 버스를 각 버스간에 상이하게 동작하는 신호선 체계를 맞추어 주는 역할을 하는 제1EISA/ISA 버스 브리지와; 상기 제1EISA/ISA 버스 브리지에 포함되어서 제1PCI 버스 사용의 우선권을 선택하여 허가 신호를 출력하는 제1아비터와; 제2PCI 버스 사용의 우선권을 선택하여 허가 신호를 출력하는 제2아비터로 이루어지는 것을 특징으로 하는 버스의 우선권 선택 장치.
  2. 제1항에 있어서, 상기한 제2아비터는, PCI 버스에 버스 싸이클이 뜨게되면 버스 프레임 신호가 하강하게 되고, 이 신호가 동작하는 하강 에지를 발견하는 에지 검출 장치와; 버스 마스터의 입력되는 버스 요구 신호를 받아서, 현재 버스 사용권을 요구하는 버스 마스터의 버스 요구 신호를 입력받는 응답 확인 장치와; 상기 에지 검출 장치에서 출력되는 프레임 동작 하이에서 로우로 떨어지는 에지 신호를 받고, 상기 응답 확인장치에서 신호를 입력받아서, 현재 사용하는 버스 마스터의 상태를 보고서, 다음에 요청한 버스 마스터들 중 어느 버스 마스터에 버스 사용권을 부여할 것인지를 선택하는 우선권 결정 장치로 이루어지는 것을 특징으로 하는 버스의 우선권 선택 장치.
  3. 제2항에 있어서, 상기한 에지 검출 장치는, 프레임 신호가 하이상태에서 로우상태로 변환되는 에지를 검출하는 신호인 FHLE=0이고, 00 상태에서 시작하는 즉, 제5도와 같이 Q1, Q2가 00인 상태에서, 프레임 신호와 IRDYL 신호의 AND 로직(LOGIC)인 PBBL의 신호를 판단하고, FHLE=0으로 세트하는 단계와; Q1, Q2가 01인 상태에서, PBBL의 신호를 판단하고, FHLE=1로 세트하는 단계와; Q1, Q2가 02인 상태에서, PBBL의 신호를 판단하고, FHLE=0으로 세트하고, 01 상태로 피드 백 되는 단계로 이루어지는 것을 특징으로 하는 버스의 우선권 선택 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002136A 1996-01-30 1996-01-30 버스의 우선권 선택장치 KR0167726B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960002136A KR0167726B1 (ko) 1996-01-30 1996-01-30 버스의 우선권 선택장치
US08/792,424 US5970234A (en) 1996-01-30 1997-01-30 PCI bus arbiter and a bus control system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002136A KR0167726B1 (ko) 1996-01-30 1996-01-30 버스의 우선권 선택장치

Publications (2)

Publication Number Publication Date
KR970059946A true KR970059946A (ko) 1997-08-12
KR0167726B1 KR0167726B1 (ko) 1999-01-15

Family

ID=19450409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002136A KR0167726B1 (ko) 1996-01-30 1996-01-30 버스의 우선권 선택장치

Country Status (2)

Country Link
US (1) US5970234A (ko)
KR (1) KR0167726B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539450B1 (en) 1998-11-29 2003-03-25 Sony Corporation Method and system for adjusting isochronous bandwidths on a bus
US6253269B1 (en) * 1998-12-22 2001-06-26 3Com Corporation Bus arbiter system and method for managing communication buses
US6584539B1 (en) 1999-03-19 2003-06-24 Sony Corporation Method and system for message broadcast flow control on a bus bridge interconnect
US6810452B1 (en) 1999-03-19 2004-10-26 Sony Corporation Method and system for quarantine during bus topology configuration
US6631415B1 (en) 1999-03-19 2003-10-07 Sony Corporation Method and system for providing a communication connection using stream identifiers
US6389547B1 (en) 1999-03-19 2002-05-14 Sony Corporation Method and apparatus to synchronize a bus bridge to a master clock
US6374316B1 (en) 1999-03-19 2002-04-16 Sony Corporation Method and system for circumscribing a topology to form ring structures
US6502158B1 (en) 1999-04-23 2002-12-31 Sony Corporation Method and system for address spaces
US6286067B1 (en) 1999-09-21 2001-09-04 Sony Corporation Method and system for the simplification of leaf-limited bridges
US6728821B1 (en) 1999-11-29 2004-04-27 Sony Corporation Method and system for adjusting isochronous bandwidths on a bus
US6647446B1 (en) 2000-03-18 2003-11-11 Sony Corporation Method and system for using a new bus identifier resulting from a bus topology change
US6757773B1 (en) 2000-06-30 2004-06-29 Sony Corporation System and method for determining support capability of a device coupled to a bus system
US6826644B1 (en) * 2000-08-10 2004-11-30 Serverworks Corporation Peripheral component interconnect arbiter implementation with dynamic priority scheme
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
US6950893B2 (en) * 2001-03-22 2005-09-27 I-Bus Corporation Hybrid switching architecture
US7103696B2 (en) * 2001-04-04 2006-09-05 Adaptec, Inc. Circuit and method for hiding peer devices in a computer bus
US6823411B2 (en) * 2002-01-30 2004-11-23 International Business Machines Corporation N-way psuedo cross-bar having an arbitration feature using discrete processor local busses
US20040059862A1 (en) * 2002-09-24 2004-03-25 I-Bus Corporation Method and apparatus for providing redundant bus control
US20050050253A1 (en) * 2003-08-25 2005-03-03 Srikanth Rengarajan Programmable bus arbitration

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392407A (en) * 1992-12-24 1995-02-21 Ncr Corporation Multi-port processor with peripheral component interconnect port and rambus port
US5450551A (en) * 1993-05-28 1995-09-12 International Business Machines Corporation System direct memory access (DMA) support logic for PCI based computer system
US5446869A (en) * 1993-12-30 1995-08-29 International Business Machines Corporation Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card
US5471590A (en) * 1994-01-28 1995-11-28 Compaq Computer Corp. Bus master arbitration circuitry having improved prioritization
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5560016A (en) * 1994-10-06 1996-09-24 Dell Usa, L.P. System and method for dynamic bus access prioritization and arbitration based on changing bus master request frequency
US5524235A (en) * 1994-10-14 1996-06-04 Compaq Computer Corporation System for arbitrating access to memory with dynamic priority assignment
US5594882A (en) * 1995-01-04 1997-01-14 Intel Corporation PCI split transactions utilizing dual address cycle
US5630145A (en) * 1995-05-05 1997-05-13 United Microelectronics Corp. Method and apparatus for reducing power consumption according to bus activity as determined by bus access times
US5608884A (en) * 1995-05-17 1997-03-04 Dell Usa, L.P. Commonly housed multiple processor type computing system and method of manufacturing the same

Also Published As

Publication number Publication date
US5970234A (en) 1999-10-19
KR0167726B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR970059946A (ko) 버스의 우선권 선택 장치
US5619661A (en) Dynamic arbitration system and method
US6742065B1 (en) Interrupt controller and method of accessing interrupts
DE69812685D1 (de) System und verfahren zur spekulativen arbitrierung bei datenübertragung
PL322007A1 (en) Computer system
KR970049655A (ko) 직접메모리접근(dma) 제어장치
US5083258A (en) Priority control system
KR960024830A (ko) 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법
GB2357870A (en) Method and apparatus for operating an adaptive, multiplexed address and data bus within a computer system
US5218702A (en) System for selecting request for a resource before decoding of requested resource address and validating selection thereafter
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR960029991A (ko) 버스중재방법 및 그 장치
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
US5872937A (en) System for optimizing bus arbitration latency and method therefor
KR910008592A (ko) Cpu의 버스 소유권의 해제 방지 지연 논리
KR930013949A (ko) 정보처리장치
JP2806771B2 (ja) バス調停回路
KR940008489A (ko) 인터럽트 방식을 이용한 다중 버스 조절 방법
KR960025053A (ko) 피씨아이 버스의 마스터중재방법
JPH10207718A (ja) 割込み処理装置及び処理方法
KR970071263A (ko) 듀얼 포트 램(Dual Port Ram)에 있어서, 비지(Busy)신호의 중재(Arbitration) 역할이 포함된 버스 컨트롤 로직 시스템
KR910012964A (ko) 인터럽트 버스의 중재 방법
JPH0540729A (ja) バス・システム
KR890013567A (ko) 다이렉트 메모리 액세스 제어장치
KR950012217A (ko) 다중 프로세서 디버깅 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee