KR950012217A - 다중 프로세서 디버깅 장치 및 방법 - Google Patents

다중 프로세서 디버깅 장치 및 방법 Download PDF

Info

Publication number
KR950012217A
KR950012217A KR1019930021727A KR930021727A KR950012217A KR 950012217 A KR950012217 A KR 950012217A KR 1019930021727 A KR1019930021727 A KR 1019930021727A KR 930021727 A KR930021727 A KR 930021727A KR 950012217 A KR950012217 A KR 950012217A
Authority
KR
South Korea
Prior art keywords
command
input
processor
response
multiprocessor
Prior art date
Application number
KR1019930021727A
Other languages
English (en)
Other versions
KR950015191B1 (ko
Inventor
백영식
주진천
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930021727A priority Critical patent/KR950015191B1/ko
Publication of KR950012217A publication Critical patent/KR950012217A/ko
Application granted granted Critical
Publication of KR950015191B1 publication Critical patent/KR950015191B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 다중 프로세서가 서로 협력하여 하나의 작업을 수행하는 시스템에 있어서 각각의 프로세서에서 수행되는 프로그램을 디버깅하기 위하여 브레이크 포인터를 사용하거나 프로그램을 트레이스하기 위한 다중 프로세서 디버깅 장치 및 방법에 관한 것으로, 브레이크 포인터 검출기를 내장한 다수의 프로세서 보드(220(I) 내지220(N)), 소프트웨어 어보트 발생수단(303)과 명령어 분배수단(304)과 응답입력수단(305)과 프로세서 및 메모리 수단을 구비하는 하드웨어 블럭과 다중 명령어 처리 및 메모리 터미널을 구비한 소프트웨어 블럭을 구비하는 다중 프로세서 디버깅 시스템을 구비하여, 사용자로 부터 터미널을 통하여 입력된 정보가 명령어 또는 모드 선택인지를 판단하는 제1단계(511, 512); 상기 제1단계(511, 512) 수행후, 모드 선택명령이면 모드 설정을 하고(513), 재입력을 대기하며, 명령어이면 입력된 명령어를 현재의 모드에 대해 변환한 후 상기 명령어분배수단(304)을 제어하여 변환된 다중 명령을 출력하는 제2단계(513 내지 516); 상기 응답 입력수단(305)를 통하여 응답이 각각의 프로세서 보드로 부터 입력되는 것을 대기하여 입력된 응답을 메모리에 저장하고 리턴하는 것을 특징으로 한다.

Description

다중 프로세서 디버깅 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 설명하기 위한 개략적인 원리 설명도.
제2도는 본 발명에 따른 개략도.
제6도는 메모리 구조도.

Claims (3)

  1. 브레이크 포인터 검출기를 내장한 다수의 프로세서 보드(220(I) 내지220(N)); 상기 각각의 프로세서 보드(220(I) 내지220(N))내의 브레이크 포인터 검출신호를 인가받고 상기 각각의 프로세서 보드(220(I) 내지220(N))로 소프트웨어 어보트 신호를 전송하는 소프트웨어 어보트 발생수단(303)과 각각의 프로세서 보드(220(I) 내지220(N))로 명령어를 분배하는 명령어 분배수단(304)을 구비하는 다중프로세서 디버깅 시스템을 구비하는 것을 특징으로 하는 다중 프로세서 디버깅 장치.
  2. 제1항에 있어서, 다수의 프로세서 보드를 일시에 정지시키는 소프트웨어 어보트 스위치(310)를 더 포함하는 것을 특징으로 하는 다중 프로세서 디버깅 장치.
  3. 브레이크 포인터 검출기를 내장한 다수의 프로세서 보드(220(I) 내지220(N)), 소프트웨어 어보트 발생수단(303)과 명령어 분배수단(304)과 응답입력수단(305)과 프로세서 및 메모리 수단을 구비하는 하드웨어 블럭과 다중 명령어 처리 및 메모리 터미널을 구비한 소프트웨어 블럭을 구비하는 다중 프로세서 디버깅 시스템을 구비하는 다중 프로세서 디버깅 장치에 적용되는 디버깅 방법에 있어서, 사용자로 부터 터미널을 통하여 입력된 정보가 명령어 또는 모드 선택인지를 판단하는 제1단계(511, 512); 상기 제1단계(511, 512) 수행후, 모드 선택명령이면 모드 설정을 하고(513), 재입력을 대기하며, 명령어이면 입력된 명령어를 현재의 모드에 대해 변환한 후 상기 명령어분배수단(304)을 제어하여 변환된 다중 명령을 출력하는 제2단계(513 내지 516); 상기 응답 입력수단(305)를 통하여 응답이 각각의 프로세서 보드로 부터 입력되는 것을 대기하여 입력된 응답을 메모리에 저장하고 리턴하는 제3단계(517, 518)를 포함하여 이루어지는 것을 특징으로 하는 다중 프로세서 디버깅 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930021727A 1993-10-19 1993-10-19 다중 프로세서 디버깅 장치 및 방법 KR950015191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021727A KR950015191B1 (ko) 1993-10-19 1993-10-19 다중 프로세서 디버깅 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021727A KR950015191B1 (ko) 1993-10-19 1993-10-19 다중 프로세서 디버깅 장치 및 방법

Publications (2)

Publication Number Publication Date
KR950012217A true KR950012217A (ko) 1995-05-16
KR950015191B1 KR950015191B1 (ko) 1995-12-23

Family

ID=19366149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021727A KR950015191B1 (ko) 1993-10-19 1993-10-19 다중 프로세서 디버깅 장치 및 방법

Country Status (1)

Country Link
KR (1) KR950015191B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424322B1 (ko) * 2000-09-14 2004-03-22 주식회사 엘지이아이 프로세서 보드의 디버깅 방법
KR20040037300A (ko) * 2002-10-28 2004-05-07 삼성전자주식회사 다중 프로세서를 갖는 장치의 디버깅 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424322B1 (ko) * 2000-09-14 2004-03-22 주식회사 엘지이아이 프로세서 보드의 디버깅 방법
KR20040037300A (ko) * 2002-10-28 2004-05-07 삼성전자주식회사 다중 프로세서를 갖는 장치의 디버깅 방법

Also Published As

Publication number Publication date
KR950015191B1 (ko) 1995-12-23

Similar Documents

Publication Publication Date Title
KR970012152A (ko) 디버그 기능을 수행하기 위한 데이타 처리 시스템 및 이의 방법
KR890002779A (ko) 데이타 처리 장치
KR870002457A (ko) 온라인 테스트 방법 및 그의 장치
KR970012203A (ko) 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템
KR860004355A (ko) 1개 또는 다수개의 프로그램을 다수개의 연산부에서 실행가능한 프로셋서
KR960042344A (ko) 작은 하드웨어 규모로 많은 인터럽트 처리에 유연하게 대응하는 인터럽트 제어장치
KR870004569A (ko) 자동 이득 제어 장치
KR840005596A (ko) 원자로 보호시스템용 셀프 테스트 서브시스템
KR880005517A (ko) 암시영역 어드레싱
KR920001212A (ko) 반도체장치의 테스트방법
KR890010693A (ko) 고속처리에 적합한 데이타 처리장치
KR970012153A (ko) 데이타 프로세서 및 중단점 작동 실행 방법
EP0247380A2 (en) Data display-controlling device for data-processing apparatus
KR950012217A (ko) 다중 프로세서 디버깅 장치 및 방법
KR930013949A (ko) 정보처리장치
KR890002764A (ko) 데이타 처리시스템에서의 비동기 프로그램 인터럽트 사건의 제어용 장치 및 그방법
JP2839730B2 (ja) エミュレーション装置及び半導体装置
KR890005607A (ko) 데이타 처리 시스템
KR940002711A (ko) 인터럽트 처리장치 및 그 방법
JPS57164362A (en) Debugging device in multi-processor system
KR900005316A (ko) 컴퓨터 워크 스테이션 및 컴퓨터 시스템
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR890002758A (ko) 데이타 처리시스템
JPH05250220A (ja) 実行アドレス生成回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101207

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee