KR920001212A - 반도체장치의 테스트방법 - Google Patents

반도체장치의 테스트방법 Download PDF

Info

Publication number
KR920001212A
KR920001212A KR1019910010549A KR910010549A KR920001212A KR 920001212 A KR920001212 A KR 920001212A KR 1019910010549 A KR1019910010549 A KR 1019910010549A KR 910010549 A KR910010549 A KR 910010549A KR 920001212 A KR920001212 A KR 920001212A
Authority
KR
South Korea
Prior art keywords
test
semiconductor device
processors
data
result
Prior art date
Application number
KR1019910010549A
Other languages
English (en)
Inventor
도시야 요시다
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920001212A publication Critical patent/KR920001212A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음

Description

반도체장치의 테스트방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 방명의 1실시예에 따른 구성을 나타낸 도면,
제2도는 제1도에서 도시된 구성의 동작을 나타낸 타이밍 챠트,
제3도는 본 발명의 다른 실시예에 구성을 나타낸 도면.

Claims (3)

  1. 통상 동작시에 기능블럭(13, 23)을 명령제어하는 프로세서(12, 22)가 테스트동작시에 프로그램명령에 따라 상기 프로세서(12, 22)와 동일 시스템(11, 21)에 포함된 피테스트기능블럭으로 테스트데이터를 공급하고, 상기 피테스트기능블럭을 상기 테스트데이터를 기초로 프로그램명령에 의해 동작제어하며, 상기 피테스트기능블럭의 동작결과로 되는 테스트결과를 수집하고, 수집된 테스트결과를 해석하도록 된 것을 특징으로 하는 반도체장치의 테스트방법.
  2. 제1항에 있어서, 상기 테스트데이터 및 테스트결과는 상기 프로세서(12, 22)가 포함된 시스템의 데이터버스를 매개해서 프로세서(12, 22)가 실행하는 명령에 따라 각각 병렬로 전송제어되도록 된 것을 특징으로 하는 반도체장치의 테스트방법.
  3. 제1항에 있어서, 상기 테스트데이터 및 테스트결과는 상기 기능블럭(13, 23)에 대한 입출력이 상기 기능블럭(13, 23)마다 독립해서 실행되도록 된 것을 특징으로 하는 반도체장치의 테스트방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010549A 1990-06-26 1991-06-25 반도체장치의 테스트방법 KR920001212A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02-165694 1990-06-26
JP2165694A JPH0455778A (ja) 1990-06-26 1990-06-26 半導体装置のテスト方法

Publications (1)

Publication Number Publication Date
KR920001212A true KR920001212A (ko) 1992-01-30

Family

ID=15817273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010549A KR920001212A (ko) 1990-06-26 1991-06-25 반도체장치의 테스트방법

Country Status (3)

Country Link
US (1) US5673274A (ko)
JP (1) JPH0455778A (ko)
KR (1) KR920001212A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010194A (ja) * 1996-06-20 1998-01-16 Rohm Co Ltd 半導体集積回路
KR100412589B1 (ko) * 1996-07-05 2004-04-06 마츠시타 덴끼 산교 가부시키가이샤 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법
US5828985A (en) * 1996-11-20 1998-10-27 Advantest Corp. Semiconductor test system
US5894424A (en) * 1997-05-15 1999-04-13 Matsushita Electrical Industrial Co., Ltd. Semiconductor testing apparatus
DE10037992A1 (de) * 2000-08-03 2002-02-21 Siemens Ag Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins
US7428661B2 (en) * 2001-09-21 2008-09-23 Sam Michael Test and debug processor and method
JP3606520B2 (ja) * 2001-12-05 2005-01-05 沖電気工業株式会社 システムｌｓｉのテストパターン作成方法，システムｌｓｉのテストパターン作成装置，及びシステムｌｓｉのテスト方法
JP4493937B2 (ja) * 2003-06-03 2010-06-30 富士通株式会社 半導体集積回路および半導体集積回路の機能検証方法
US20050159925A1 (en) * 2004-01-15 2005-07-21 Elias Gedamu Cache testing for a processor design
US20050172178A1 (en) * 2004-01-15 2005-08-04 Elias Gedamu Cache-testable processor identification
US20050172182A1 (en) * 2004-01-15 2005-08-04 Elias Gedamu Optimal operational voltage identification for a processor design
JP5157037B2 (ja) * 2004-08-10 2013-03-06 富士通株式会社 Ｃｐｕ内蔵ｌｓｉ搭載ユニットおよびｃｐｕ内蔵ｌｓｉの実機試験方法
US7444568B2 (en) * 2006-02-16 2008-10-28 Freescale Semiconductor, Inc. Method and apparatus for testing a data processing system
CN102236729B (zh) * 2010-04-29 2016-06-22 无锡中感微电子股份有限公司 一种测试功能覆盖的方法及装置
US20170323239A1 (en) 2016-05-06 2017-11-09 General Electric Company Constrained time computing control system to simulate and optimize aircraft operations with dynamic thermodynamic state and asset utilization attainment

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785099B2 (ja) * 1986-08-04 1995-09-13 三菱電機株式会社 半導体集積回路装置
US5155432A (en) * 1987-10-07 1992-10-13 Xilinx, Inc. System for scan testing of logic circuit networks
JPH01263575A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 電子回路の試験方法
JPH01270683A (ja) * 1988-04-22 1989-10-27 Mitsubishi Electric Corp 半導体集積回路
JP2679152B2 (ja) * 1988-09-19 1997-11-19 株式会社日立製作所 情報処理装置の試験方法
US4980889A (en) * 1988-12-29 1990-12-25 Deguise Wayne J Multi-mode testing systems
JPH02181677A (ja) * 1989-01-06 1990-07-16 Sharp Corp Ｌｓｉのテストモード切替方式
JPH0758319B2 (ja) * 1989-02-07 1995-06-21 株式会社東芝 テスト容易化回路
JP2676169B2 (ja) * 1989-12-27 1997-11-12 三菱電機株式会社 スキャンパス回路
JP2854659B2 (ja) * 1990-03-20 1999-02-03 三菱電機株式会社 半導体装置のテスト装置
US5185745A (en) * 1990-05-14 1993-02-09 Prime Computer, Inc. Scan path diagnostic method
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry

Also Published As

Publication number Publication date
JPH0455778A (ja) 1992-02-24
US5673274A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
KR920001212A (ko) 반도체장치의 테스트방법
KR850001573A (ko) 데이터처리장치
KR840005227A (ko) 데이타 처리 시스템
KR870004569A (ko) 자동 이득 제어 장치
KR920001316A (ko) 정보처리장치
KR870006481A (ko) 분산처리 시스템 및 그 방법
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
KR870010444A (ko) 데이터 프로세서
KR890015125A (ko) 정보처리장치의 자기시험회로
KR870007461A (ko) 데이타 처리 시스템 동작방법
KR900000769A (ko) 테스트 용이화회로
KR900702436A (ko) Cnc 제어방식
KR870010435A (ko) 데이타 처리 장치의 표시 데이타 출력 제어 장치
ATE342493T1 (de) Verfahren zum betätigen einer waage und waage
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR910018916A (ko) 정보처리장치
KR830008221A (ko) 수치제어장치
KR900002177A (ko) 기호압축회로
KR920018581A (ko) 실시간 디버깅 방법
KR830008222A (ko) 수치 제어 장치
KR910005122A (ko) Plc형 입출력 접점을 갖는 nc 제어방법
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR950012217A (ko) 다중 프로세서 디버깅 장치 및 방법
KR960025117A (ko) 다중 데이타 처리장치 및 동기방법
KR970023459A (ko) 메모리테스트시스템의 메모리 테스트 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application