KR960025117A - 다중 데이타 처리장치 및 동기방법 - Google Patents
다중 데이타 처리장치 및 동기방법 Download PDFInfo
- Publication number
- KR960025117A KR960025117A KR1019940036045A KR19940036045A KR960025117A KR 960025117 A KR960025117 A KR 960025117A KR 1019940036045 A KR1019940036045 A KR 1019940036045A KR 19940036045 A KR19940036045 A KR 19940036045A KR 960025117 A KR960025117 A KR 960025117A
- Authority
- KR
- South Korea
- Prior art keywords
- data processing
- task
- processing means
- reflective memory
- data
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
본 발명은 다중 데이타 처리장치 및 동기방법에 관한 것으로, 개별적으로 데이타를 처리하는 중앙처리장치유닛 및 전송 데이타의 처리를 위한 브이엠이 리플렉티브 메모리보드를 각각 구비하는 소정의 데이타 처리수단들; 및 상기 데이타 처리수단들을 잇는 리플렉티브 메모리 버스를 구비하여 구성되어 실시간 처리를 요하는 대형 시스템, 즉 다수의 브엠이 중앙처리장치와 서브랙으로 구성되는 시스템에 적용가능하고, 각 데이타 처리 장치들 간의 일이 독립적으로 있으므로 프로그램의 개발 및 테스트가 용이하다. 또한, 각 데이타 처리장치간의 데이타 전송을 위해 브이엠이 리플렉티브 메모리를 사용하므로써, 각 데이타 처리장치들 간의 빠른 데이타의 전송이 가능하고, 자체 지원되는 브엠이 버스 인터럽트를 이용하여 독립적으로 수행되고 있는 각 데이타 처리 장치 간의 정확한 동기구현이 가능한 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 다중 데이타 처리장치의 구성을 보인 블럭도, 제2도는 본 발명의 다중 데이타 처리장치의 동기방법에 따른 순서도.
Claims (4)
- 개별적으로 데이타를 처리하는 중앙처리장치유닛 및 전송 데이타의 처리를 위한 브이엠이 리플렉티브 메모리보드를 각각 구비하는 소정의 데이타 처리수단들; 및 상기 데이타 처리수단들을 잇는 리플렉티브 메모리버스를 구비하여 구성되는 것을 특징으로 하는 다중 데이타 처리장치.
- 제1항에 있어서, 상기 중앙처리유닛들은 브이엠이 중앙처리유닛들로 구성되는 것을 특징으로 하는 다중 데이타 처리장치.
- 제1항에 있어서, 상기 데이타 처리장치유닛들은 실시간 운영체계 및 실시간 타스크가 존재하도록 구성되는 것을 특징으로 하는 다중 데이타 처리장치.
- 개별적으로 데이타를 처리하는 중앙처리장치유닛 및 전송 데이타의 처리를 위한 브이엠이 리플렉티브 메모리보드를 각각 구비하는 소정의 데이타 처리수단들 및 상기 데이타 처리수단들을 잇는 리플렉티브 메모리 버스를 구비하여 구성되는 다중 데이타 처리장치의 동기방법에 있어서, 특정 데이타 처리수단이 실시간 클럭에 의한 타이머를 가동하여, 일정주기마다 나머지의 소정의 각 데이타 처리수단에 상기 각각의 리플렉티브 메모리를 통해 브이엠이 버스 인터럽트를 발생하는 버스 인터럽트 발생단계; 상기 버스 인터럽트 발생단계에서 발생된 타이머의 완료를 판단하는 타임종료 판단단계 상기 타임종료 판단단계에서 타임종료 판단결과 타이머 종료로 판단되면 상기 버스 인터럽트 발생단계에서 특정의 데이타 처리수단에 의해 발생된 브이엠이 버스 인터럽트를 접수하기위해 나머지의 소정의 데이타 처리수단들이 동기신호를 이용하여 동기 타스크를 수행하는 동기 타스크 수행단계; 상기 동기 타스크 수행단계에서 발생된 동기 타스크에 대응하여 상기 특정의 데이타 처리수단 및 나머지 소정 데이타 처리수단들이 각각의 타이머를 가동하여 순차적으로 기정된 실시간 또는 비실시간 타스크를 수행하는 자체 타스크 수행단계; 상기 자체 타스크 수행단계에서 타스크 수행 완료를 판단하는 타스크수행 판단단계; 및 상기 타스크 수행 판단결과 전체 타스크 수행으로 판단되면 타스크수행 종료를 행하는 타스크 종료단계를 구비하여 구성되는 것을 특징으로 하는 다중 데이타 처리장치의 동기방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036045A KR960025117A (ko) | 1994-12-22 | 1994-12-22 | 다중 데이타 처리장치 및 동기방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036045A KR960025117A (ko) | 1994-12-22 | 1994-12-22 | 다중 데이타 처리장치 및 동기방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960025117A true KR960025117A (ko) | 1996-07-20 |
Family
ID=66769032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940036045A KR960025117A (ko) | 1994-12-22 | 1994-12-22 | 다중 데이타 처리장치 및 동기방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960025117A (ko) |
-
1994
- 1994-12-22 KR KR1019940036045A patent/KR960025117A/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012203A (ko) | 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템 | |
| KR900012155A (ko) | 데이타 처리 시스템 | |
| KR960706122A (ko) | 단일 주변소자 모듈에서 사용하는 다중 타이밍 기능을 가진 마이크로컨트롤러(microcontroller with multiple timing functions available in a single peripheral module) | |
| KR890702137A (ko) | 펜디드 버스에서의 인터럽트 수행노드 | |
| KR960042344A (ko) | 작은 하드웨어 규모로 많은 인터럽트 처리에 유연하게 대응하는 인터럽트 제어장치 | |
| KR930014041A (ko) | 선택적 재생 | |
| KR840005575A (ko) | 비동기 버스 멀티프로세서(multiprocessor:다중처리장치) 시스템 | |
| KR920001212A (ko) | 반도체장치의 테스트방법 | |
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| KR900005290A (ko) | 시스템버스의 동작속도를 변경하는 컴퓨터 시스템 | |
| KR970007684A (ko) | 악음파형 생성방법 및 그 장치 | |
| KR970703564A (ko) | 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer) | |
| KR830010423A (ko) | 데이터 처리 시스템의 데이터 교환방식 | |
| KR960025117A (ko) | 다중 데이타 처리장치 및 동기방법 | |
| KR950027573A (ko) | 처리 시스템 및 그이 동작 방법 | |
| DE69032835D1 (de) | Prozedurzustandsdeskriptorsystem für digitale Datenprozessoren | |
| KR910003475A (ko) | 시퀀스 제어장치 | |
| JP2000155701A (ja) | デバッグ回路 | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| KR920001423A (ko) | 악음 파형 발생장치 | |
| JP2731252B2 (ja) | 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置 | |
| SU1152034A1 (ru) | Устройство дл управлени регенерацией информации в динамической пам ти | |
| KR950012217A (ko) | 다중 프로세서 디버깅 장치 및 방법 | |
| JPS61184638A (ja) | 情報処理装置 | |
| KR970705077A (ko) | 팝(POP) 명령 실행 장치 및 방법(Apparatus and Method for Executing Pop Instructions) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |