KR890702137A - 펜디드 버스에서의 인터럽트 수행노드 - Google Patents

펜디드 버스에서의 인터럽트 수행노드

Info

Publication number
KR890702137A
KR890702137A KR1019880701767A KR880701767A KR890702137A KR 890702137 A KR890702137 A KR 890702137A KR 1019880701767 A KR1019880701767 A KR 1019880701767A KR 880701767 A KR880701767 A KR 880701767A KR 890702137 A KR890702137 A KR 890702137A
Authority
KR
South Korea
Prior art keywords
interrupt
node
message
interrupting
request message
Prior art date
Application number
KR1019880701767A
Other languages
English (en)
Other versions
KR920006745B1 (ko
Inventor
디.윌리암스 더글라스
Original Assignee
원본미기재
디지탈 이큅먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 디지탈 이큅먼트 코오포레이숀 filed Critical 원본미기재
Publication of KR890702137A publication Critical patent/KR890702137A/ko
Application granted granted Critical
Publication of KR920006745B1 publication Critical patent/KR920006745B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

펜디드 버스에서의 인터럽트 수행 노드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 이용한 시스템 버스를 포함하는 데이터 처리 시스템의 블록 다이어그램이다. 제2도는 제1도의 데이터 처리 시스템에 있는 노드의 블록 다이어그램이다. 제3도는 제1도의 데이터 처리 시스템에 이용되는 타이밍 신호를 도시한 타이밍 다이어그램.

Claims (24)

  1. 인터럽트 수행 노드와 인터럽팅 노드 사이에 메시지를 전송하는 펜디드 버스에 연결되어 인터럽팅 노드 확인용 ID 데이터를 포함한 인터럽트 요청 메시지를 인터럽팅 노드로부터 수행하기 위한 인터럽트 수행 노드에 있어서, 버스상의 인터럽트 요청 메시지를 검출하기 위한 수단과; 인터럽트 수행노드가 인터럽팅 노드로부터의 인터럽트 요청 메시지를 수행할 준비를 할 때 인터럽팅 노드를 규정하는 용도 데이터를 포함하는 인터럽트 액노리지 메시지를 버스에 제공하기 위한 수단 및 인터럽트 요청이 인터럽팅 노드에 계류 중인가를 표시하기 위해 인터럽팅 노드에 계류중인가를 표시하기 위해 인터럽팅노드에 해당하는 노드 기억소자를 포함한 기억 수단으로 구성시키되; 상기의 기억수단은 인터럽팅 노드를 확인하는 ID 데이터를 포함하는 인터럽트 요청 메시지의 검출에 따라 노드 기억소자를 설정하기 위한 수단과; 인터럽팅 노드를 규정하는 용도데이터를 포함한 인터럽트 액노리지 메시지를 버스에 제공함에 따라 노드 기억소자를 클리어시켜, 인터럽팅 노드의 인터럽트 요청 메시지가 수행됨을 표시하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  2. 제1항에 있어서, 상기의 인터럽트 수행노드는 프로세서임을 특징으로 하는 인터럽트 수행노드.
  3. 제1항에 있어서, 인터럽트 수행노드가 인터럽트 요청 메시지를 수행할 준비를 할 때에 버스를 제어하여 인터럽트 액노리지 메시지를 제공하기 전 소정의 시간 동안 무효 동작을 수행하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  4. 제1항에 있어서, 인터럽트 액노리지 메시지 제공 수단은 인터럽트 액노리지 메시지원으로서 인터럽트 수행노드를 확인하기 위한 원데이터를 인터럽트 액노리지 메시지에 제공하는 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  5. 제3항에 있어서, 인터럽트 액노리지 메시지 제공 수단을 인터럽트 액노리지 메시지원으로서 인터럽트 수행노드를 확인하기 위한 원데이터를 인터럽트 액노리지 메시지에 제공하는 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  6. 인터럽트 수행노드와 인터럽팅 노드 사이에 메시지를 전송하는 펜디드 버스에 연결되어 인터럽팅 노드 확인용 ID 데이터와 인터럽트 요청 메시지의 우선 레벨 확인용 우선 레벨 데이터를 포함한 인터럽트 요청 메시지를 인터럽팅 노드로부터 수행하기 위한 인터럽트 수행노드에 있어서, 버스상의 인터럽트 요청 메시지를 검출하기 위한 수단과; 인터럽팅 노드를 규정하는 용도 데이터와 인터럽트 수행 노드가 인터럽팅 노드로부터의 인터럽트 요청 메시지를 수행할 준비를 할 때 우선 레벨을 규정하는 우선 레벨 데이터를 포함하는 인터럽트 액노리지 메시지를 버스에 제공하기 위한 수단과; 인터럽트 요청이 인터럽팅 노드로부터 규정된 우선 레벨에서 계류중인가를 표시하기 위해 규정된 우선 레벨에서 인터럽팅 노드에 해당하는 노드 기억소자를 포함한 기억수단 및 인터럽트 수행 노드용 수행 우선 레벨을 규정하여 인터럽트 요청 메시지의 우선 레벨이 수행 우선 레벨과 동일할 때에 인터럽트 수행노드가 인터럽트 요청메시지를 수행할 준비를 함을 표시하기 위한 수행 우선 레벨 수단으로 구성시키되; 상기의 기억수단은 인터럽팅 노드를 확인하여 인터럽트 요청메시지의 우선 레벨을 규정하는 ID 및 우선 레벨 데이터를 포함한 인터럽트 요청 메시지의 검출에 따라 노드 기억소자를 설정하기 위한 수단과; 인터럽트 요청 메시지의 우선 레벨을 규정하는 우선 레벨 데이터를 포함한 인터럽트 액노리지 메시지를 버스에 제공함에 따라 노드 기억소자를 n 클리어 시켜, 인터럽팅 노드의 인터럽트 요청 메시지가 규정 우선 레벨에서 수행됨을 표시하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  7. 제6항에 있어서, 상기의 인터럽트 수행노드는 프로세서임을 특징으로 하는 인터럽트 수행노드.
  8. 제6항에 있어서, 인터럽트 수행노드가 인터럽트 요청메시지를 수행할 준비를 할 때에 버스를 제어하여 인터럽트 액노리지 메시지를 제공하기 전에 소정의 시간동안 무효동작을 수행하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  9. 제6항에 있어서, 인터럽트 액노리지 메시지 제공 수단은 인터럽트 액노리지 메시지원으로서 인터럽트 수행노드를 확인하기 위한 원데이터를 인터럽트 액노리지 메시지에 제공하는 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  10. 제8항에 있어서, 인터럽트 액노리지 메시지 제공 수단은 인터럽트 액노리지 메시지원으로서 인터럽트 수행노드를 확인하기 위한 원데이터를 인터럽트 액노리지 메시지에 제공하는 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  11. 제1항에 있어서, 인터럽트 노드를 규정하는 용도 데이터를 포함하는 인터럽트 액노리지 메시지를 버스에서 검출하기 위한 수단을 또한 포함함을 특징으로 하는 인터럽트 수행노드.
  12. 제6항에 있어서, 인터럽트 노드를 규정하는 용도 데이터를 포함하는 인터럽트 액노리지 메시지를 버스에서 검출하기 위한 수단을 또한 포함함을 특징으로 하는 인터럽트 수행노드.
  13. 제4항에 있어서, 인터럽트 수행노드를 확인하는 원데이터를 포함하는 인터럽트 벡터 메시지를 버스에서 검출하기 위한 수단을 또한 포함함을 특징으로 하는 인터럽트 수행노드.
  14. 제5항에 있어서, 인터럽트 수행노드를 확인하는 원데이터를 포함하는 인터럽트 벡터 메시지를 버스에서 검출하기 위한 수단을 또한 포함함을 특징으로 하는 인터럽트 수행노드.
  15. 제9항에 있어서, 인터럽트 수행노드를 확인하는 원데이터를 포함하는 인터럽트 벡터 메시지를 버스에서 검출하기 위한 수단을 또한 포함함을 특징으로 하는 인터럽트 수행노드.
  16. 제10항에 있어서, 인터럽트 수행노드를 확인하는 원데이터를 포함하는 인터럽트 벡터 메시지를 버스에서 검출하기 위한 수단을 또한 포함함을 특징으로 하는 인터럽트 수행노드.
  17. 제1항에 있어서, 인터럽트 요청 검출 수단을 인터럽트 요청 메시지가 인터럽트 수행노드를 규정하는 용도 데이터를 포함하는 가를 검출하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  18. 제6항에 있어서, 인터럽트 요청 검출 수단을 인터럽트 요청 메시지가 인터럽트 수행노드를 규정하는 용도 데이터를 포함하는 가를 검출하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  19. 제13항에 있어서, 인터럽트 요청 검출 수단을 인터럽트 요청 메시지가 인터럽트 수행노드를 규정하는 용도 데이터를 포함하는 가를 검출하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  20. 제15항에 있어서, 인터럽트 요청 검출 수단을 인터럽트 요청 메시지가 인터럽트 수행노드를 규정하는 용도 데이터를 포함하는 가를 검출하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
  21. 제1항에 있어서, 기억 수단은 다수의 각각의 인터럽팅 노드에 해당하는 다수의 노드 기억소자를 포함함을 특징으로 하는 인터럽트 수행노드.
  22. 제6항에 있어서, 기억수단은 다수의 우선 레벨의 각각에서 다수의 각각의 인터럽팅 노드에 해당하는 다수의 노드 기억소자를 포함함을 특징으로 하는 인터럽트 수행노드.
  23. 펜디드 버스에 연결된 인터럽트 수행노드에 대하여 인터럽팅 노드 확인용 ID 데이터를 포함한 인터럽트 요청 메시지를 수행하기 위한 방법에 있어서, 버스상에 있는 인터럽트 요청 메시지를 검출하는 단계와; 인터럽트 수행노드가 인터럽트 요청 메시지를 수행할 준비를 할 때 인터럽팅 노드를 규정하는 용도데이터를 포함하는 인터럽트 액노리지 메시지를 버스에 제공하는 단계와; 인터럽트 요청이 인터럽팅 노드에 계류중인가를 표시하는 인터럽팅 노드 데이터를 해당하는 노드 기억소자에 기억시키는 단계를 포함하되; 상기의 기억단계는 인터럽팅 노드를 확인하는 ID 데이터를 포함하는 인터럽트 메시지의 검출에 따라 노드 기억소자에 기억시키고; 인터럽팅 노드를 규정하는 용도 데이터를 포함한 인터럽트 액노리지 메시지를 버스에 제공함에 따라 노드 기억소자를 클리어시켜 인터럽팅 노드의 인터럽트 요청 메시지가 수행됨을 표시하는 단계를 포함함을 특징으로 하는 인터럽트 수행노드.
  24. 인터럽트 수행노드와 인터럽팅 노드 사이에 메시지를 전송하는 펜디드 버스에 연결되어 인터럽팅 노드 확인용 ID 데이터와 인터럽트 요청 메시지의 우선 레벨 확인용 우선 레벨 데이터를 포함한 인터럽트 요청메시지를 인터럽팅 노드로부터 수행하기 위한 인터럽트 수행노드에 있어서; 인터럽트 수행노드를 규정하는 용도 데이터를 포함하는 인터럽트 요청메시지를 검출하는 수단과; 인터럽팅 노드를 규정하는 용도데이터와 인터럽트 액노리지 메시지원으로서 인터럽트 수행노드를 확인하는 원데이터와 인터럽트 수행노드가 인터럽팅 노드로부터의 인터럽트 요청메시지를 수행할 준비를 할 때 우선 레벨을 청하는 우선 레벨 데이터를 포함하는 인터럽트 액노리지 메시지를 버스에 제공하기 위한 수단과; 인터럽트 요청이 인터럽팅 노드로부터 규정된 우선 레벨에서 계류중인가를 표시하기 위해 규정된 우선 레벨에서 인터럽팅 노드에 해당하는 다수의 노드 기억소자를 포함하는 기억수단과; 인터럽트 수행노드용 수행 우선 레벨을 규정하여 인터럽트 요청 메시지의 우선 레벨이 수행 우선 레벨과 동일할 때에 인터럽트 수행노드가 인터럽트 요청메시지를 수행할 준비를 함을 표시하기 위한 수행 우선 레벨 수단 및; 인터럽트 수행노드를 확인하는 원데이터를 포함한 인터럽트 벡터 메시지를 버스에서 검출하기 위한 수단으로 구성시키되; 상기의 기억수단은 인터럽팅 노드를 확인하며 인터럽트 요청 메시지의 우선 레벨을 규정하는 ID 및 우선 레벨 데이터를 포함한 인터럽트 요청 메시지의 검출에 따라 노드 기억소자를 설정하기 위한 수단과; 인터럽팅 노드를 규정하는 용도 데이터와 인터럽트 요청 메시지의 우선 레벨을 규정하는 우선 레벨 데이터를 포함한 인터럽트 액노리지 메시지를 버스에 제공함에 따라 노드 기억소자를 클리어시켜 인터럽팅 노드의 인터럽트 요청 메시지가 규정 우선 레벨에서 수행됨을 표시하기 위한 수단을 포함함을 특징으로 하는 인터럽트 수행노드.
    ※참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019880701767A 1987-05-01 1988-04-20 펜디드 버스에서의 인터럽트 서비스노드 KR920006745B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/044,755 US4953072A (en) 1987-05-01 1987-05-01 Node for servicing interrupt request messages on a pended bus
US044,755 1987-05-01
US44,755 1987-05-01
PCT/US1988/001261 WO1988008577A2 (en) 1987-05-01 1988-04-20 Node for servicing interrupt request messages on a pended bus

Publications (2)

Publication Number Publication Date
KR890702137A true KR890702137A (ko) 1989-12-22
KR920006745B1 KR920006745B1 (ko) 1992-08-17

Family

ID=21934160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701767A KR920006745B1 (ko) 1987-05-01 1988-04-20 펜디드 버스에서의 인터럽트 서비스노드

Country Status (8)

Country Link
US (1) US4953072A (ko)
EP (1) EP0358716B1 (ko)
JP (1) JPH02500784A (ko)
KR (1) KR920006745B1 (ko)
AU (1) AU604330B2 (ko)
CA (1) CA1303226C (ko)
DE (1) DE3883532T2 (ko)
WO (1) WO1988008577A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274825A (en) * 1987-09-03 1993-12-28 Bull Hn Information Systems Inc. Microprocessor vectored interrupts
JPH0731666B2 (ja) * 1988-06-03 1995-04-10 日本電気株式会社 プロセッサ間通信方式
JPH0387958A (ja) * 1989-06-30 1991-04-12 Nec Corp バスロツク制御方式
US5247685A (en) * 1989-11-03 1993-09-21 Compaq Computer Corp. Interrupt handling in an asymmetric multiprocessor computer system
KR940001878B1 (ko) * 1990-03-08 1994-03-10 가부시끼가이샤 히다찌세이사꾸쇼 멀티 프로세서시스템 및 인터럽션 제어장치
JPH0468461A (ja) * 1990-07-10 1992-03-04 Canon Inc 資源管理方式
US5282272A (en) * 1990-12-21 1994-01-25 Intel Corporation Interrupt distribution scheme for a computer bus
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
US5179704A (en) * 1991-03-13 1993-01-12 Ncr Corporation Method and apparatus for generating disk array interrupt signals
JP2652998B2 (ja) * 1991-04-15 1997-09-10 日本電気株式会社 割込回路
US5542076A (en) * 1991-06-14 1996-07-30 Digital Equipment Corporation Method and apparatus for adaptive interrupt servicing in data processing system
US5369748A (en) * 1991-08-23 1994-11-29 Nexgen Microsystems Bus arbitration in a dual-bus architecture where one bus has relatively high latency
US5371897A (en) * 1991-08-27 1994-12-06 International Business Machines Corporation Method for requesting identification of a neighbor node in a data processing I/O system
US5269005A (en) * 1991-09-17 1993-12-07 Ncr Corporation Method and apparatus for transferring data within a computer system
US5404535A (en) * 1991-10-22 1995-04-04 Bull Hn Information Systems Inc. Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
US5581770A (en) * 1992-06-04 1996-12-03 Mitsubishi Denki Kabushiki Kaisha Floating interruption handling system and method
US5473763A (en) * 1993-08-02 1995-12-05 Advanced Micro Devices, Inc. Interrupt vector method and apparatus
US5588125A (en) * 1993-10-20 1996-12-24 Ast Research, Inc. Method and apparatus for increasing bus bandwidth on a system bus by inhibiting interrupts while posted I/O write operations are pending
GB2298503B (en) * 1993-12-16 1998-08-12 Intel Corp Multiple programmable interrupt controllers in a computer system
US6026455A (en) * 1994-02-24 2000-02-15 Intel Corporation Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system
US5781187A (en) * 1994-05-31 1998-07-14 Advanced Micro Devices, Inc. Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system
US5689713A (en) * 1995-03-31 1997-11-18 Sun Microsystems, Inc. Method and apparatus for interrupt communication in a packet-switched computer system
FR2737590B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Dispositif de gestion d'interruptions
US5701422A (en) * 1995-12-13 1997-12-23 Ncr Corporation Method for ensuring cycle ordering requirements within a hierarchical bus system including split-transaction buses
JP3731263B2 (ja) * 1996-09-11 2006-01-05 ソニー株式会社 通信方法及び電子機器
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US20050228917A1 (en) * 2004-03-30 2005-10-13 Brink Peter C Novel structure and method for interrupt detection and processing
CN101355365A (zh) 2007-07-27 2009-01-28 佛山市顺德区顺达电脑厂有限公司 可规划式计算机键盘按键的扫描码侦测及处理方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881174A (en) * 1974-01-18 1975-04-29 Process Computer Systems Inc Peripheral interrupt apparatus for digital computer system
JPS50156336A (ko) * 1974-06-05 1975-12-17
US4020471A (en) * 1975-06-30 1977-04-26 Honeywell Information Systems, Inc. Interrupt scan and processing system for a data processing system
JPS5259534A (en) * 1975-11-11 1977-05-17 Panafacom Ltd Data transfer system
US4028667A (en) * 1975-12-22 1977-06-07 International Business Machines Corporation Asynchronous, hierarchical loop communication system with independent local station control of access to inbound time portions without central control
US4056847A (en) * 1976-08-04 1977-11-01 Rca Corporation Priority vector interrupt system
JPS5925258B2 (ja) * 1976-09-28 1984-06-15 日本電気株式会社 プロセツサ制御システム
US4058672A (en) * 1976-11-10 1977-11-15 International Telephone And Telegraph Corporation Packet-switched data communications system
DE2659662C3 (de) * 1976-12-30 1981-10-08 Ibm Deutschland Gmbh, 7000 Stuttgart Prioritätsstufengesteuerte Unterbrechungseinrichtung
DE2744111A1 (de) * 1977-09-30 1979-04-05 Siemens Ag Schaltungsanordnung zur eingabe von unterbrechungsbefehlen und ausgabe von unterbrechungsbestaetigungen fuer computer-systeme
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4268904A (en) * 1978-02-15 1981-05-19 Tokyo Shibaura Electric Co., Ltd. Interruption control method for multiprocessor system
US4275440A (en) * 1978-10-02 1981-06-23 International Business Machines Corporation I/O Interrupt sequencing for real time and burst mode devices
US4250489A (en) * 1978-10-31 1981-02-10 Westinghouse Electric Corp. Distribution network communication system having branch connected repeaters
US4240140A (en) * 1978-12-26 1980-12-16 Honeywell Information Systems Inc. CRT display terminal priority interrupt apparatus for generating vectored addresses
US4291371A (en) * 1979-01-02 1981-09-22 Honeywell Information Systems Inc. I/O Request interrupt mechanism
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
JPS57166756A (en) * 1981-04-08 1982-10-14 Hitachi Ltd Transmission controlling method
US4366480A (en) * 1981-06-15 1982-12-28 Control Data Corporation Demand driven access mechanism
IT1145730B (it) * 1981-11-13 1986-11-05 Olivetti & Co Spa Sistema di elaborazione di dati con dispositivo di controllo delle interruzioni di programma
US4443850A (en) * 1981-12-01 1984-04-17 Burroughs Corporation Interface circuit for subsystem controller
EP0082889B1 (en) * 1981-12-29 1985-06-05 International Business Machines Corporation Method and arrangement for local address acquisition by a station in a communication system
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
DE3268099D1 (en) * 1982-06-15 1986-02-06 Ibm Method and apparatus for controlling access to a communication network
JPS58225432A (ja) * 1982-06-24 1983-12-27 Toshiba Corp 要求バツフア装置
FR2536882A1 (fr) * 1982-11-25 1984-06-01 Centre Nat Rech Scient Interface de gestion d'echanges d'informations sur un bus de communication entre au moins une unite de controle et des unites peripheriques ou entre ces unites peripheriques
US4654654A (en) * 1983-02-07 1987-03-31 At&T Bell Laboratories Data network acknowledgement arrangement
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
AU562975B2 (en) * 1983-09-22 1987-06-25 Digital Equipment Corporation Message oriented interrupt mechanism for multiprocessor systems
JPS6115260A (ja) * 1984-06-29 1986-01-23 Nec Corp デ−タ処理装置
US4642758A (en) * 1984-07-16 1987-02-10 At&T Bell Laboratories File transfer scheduling arrangement
US4736319A (en) * 1985-05-15 1988-04-05 International Business Machines Corp. Interrupt mechanism for multiprocessing system having a plurality of interrupt lines in both a global bus and cell buses
US4716523A (en) * 1985-06-14 1987-12-29 International Business Machines Corporation Multiple port integrated DMA and interrupt controller and arbitrator

Also Published As

Publication number Publication date
US4953072A (en) 1990-08-28
AU604330B2 (en) 1990-12-13
EP0358716B1 (en) 1993-08-25
AU1807988A (en) 1988-12-02
EP0358716A1 (en) 1990-03-21
DE3883532D1 (de) 1993-09-30
KR920006745B1 (ko) 1992-08-17
WO1988008577A2 (en) 1988-11-03
CA1303226C (en) 1992-06-09
JPH02500784A (ja) 1990-03-15
WO1988008577A3 (en) 1988-11-17
DE3883532T2 (de) 1994-04-14

Similar Documents

Publication Publication Date Title
KR890702137A (ko) 펜디드 버스에서의 인터럽트 수행노드
KR890702138A (ko) 펜디드 버스를 이용하는 인터럽트를 제공하기 위한 장치및 방법
KR970028956A (ko) 전력 관리 방법, 전력 관리 장치 및 컴퓨터 프로그램 제품
KR920010431A (ko) 정보처리장치 및 이를 이용한 정보처리방법
KR960705271A (ko) 데이타 처리 명령의 실행(execution of data processing instructions)
KR910017275A (ko) 마이크로프로세서 장치 및 그 동작 관리 방법
KR970049494A (ko) 콘텐트 어드레서블 메모리 사용 시간 표시 이벤트의 처리 방법 및 그 장치
KR960001991A (ko) 정보 처리 장치
EP0290942B1 (en) Guest machine execution control system for virtual machine system
KR840008714A (ko) 프로세서와 코프로세서간의 인터페이스
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
KR870010435A (ko) 데이타 처리 장치의 표시 데이타 출력 제어 장치
JPS58197553A (ja) プログラム監視装置
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
KR960025046A (ko) 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템
JPH01286029A (ja) マイクロプログラムのパッチ方式
KR910008593A (ko) 중앙 처리기용 중단 방식 제어
KR910010317A (ko) Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법
KR920007657A (ko) 유기 기기의 제어장치
KR880004383A (ko) 마이크로 프로세서 시스템
JPS6159516A (ja) タイマ機構
JPS57105049A (en) Fault processing method of data processing device
KR840005230A (ko) 데이타 처리 시스템에 있어서의 악세스 요구 제어장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR200326854Y1 (ko) 프로세서간의인터럽트처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee