KR200326854Y1 - 프로세서간의인터럽트처리장치 - Google Patents

프로세서간의인터럽트처리장치 Download PDF

Info

Publication number
KR200326854Y1
KR200326854Y1 KR2019980020046U KR19980020046U KR200326854Y1 KR 200326854 Y1 KR200326854 Y1 KR 200326854Y1 KR 2019980020046 U KR2019980020046 U KR 2019980020046U KR 19980020046 U KR19980020046 U KR 19980020046U KR 200326854 Y1 KR200326854 Y1 KR 200326854Y1
Authority
KR
South Korea
Prior art keywords
interrupt
signal
processor
search unit
processing
Prior art date
Application number
KR2019980020046U
Other languages
English (en)
Other versions
KR20000008369U (ko
Inventor
김기완
Original Assignee
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신주식회사 filed Critical 엘지정보통신주식회사
Priority to KR2019980020046U priority Critical patent/KR200326854Y1/ko
Publication of KR20000008369U publication Critical patent/KR20000008369U/ko
Application granted granted Critical
Publication of KR200326854Y1 publication Critical patent/KR200326854Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 고안은 프로세서간의 인터럽트 처리 장치에 관한 것으로, 특히 프로세서간에 발생하는 인터럽트 신호를 신속하고 정확하게 처리하도록 하는 프로세서간의 인터럽트 처리 장치에 관한 것이다.
종래의 인터럽트 신호 처리는 다수의 인터럽트 신호가 일시에 인가되는 경우, 우선 순위를 폴링 방식으로 검색하여 해당 우선 순위에 따라 인터럽트를 처리하므로 우선 순위 검색에 따른 인터럽트 처리 속도의 저하로 인하여 시스템 폭주 현상이 발생할 우려가 있으며, 인터럽트 요청에 대한 소정의 응답 시간을 초과하여 시스템의 순간적인 인터럽트 신호 처리 불능 상태가 빈번히 발생됨으로 인하여 정확하고 신속한 인터럽트 신호 처리를 할 수 없게 되는 문제점이 있었다.
본 고안은 프로세서간에 발생하는 다수의 인터럽트 신호에 대하여 마스크 레지스터를 이용하여 각 인터럽트 요구 상태를 제어하고, 우선 순위 인코더를 이용하여 인터럽트 신호를 우선 순위에 따라 순차적으로 처리함으로써 정확하고 신속한 인터럽트 신호 처리를 할 수 있는 장점이 있다.

Description

프로세서간의 인터럽트 처리 장치
본 고안은 프로세서간 인터럽트 처리 장치에 관한 것으로, 특히 프로세서간에 발생하는 인터럽트 신호를 신속하고 정확하게 처리하도록 하는 프로세서간 인터럽트 처리 장치에 관한 것이다.
종래에는 주장치 프로세서와 주변장치 프로세서간에 발생하는 인터럽트 신호를 처리하기 위해서 인터럽트 처리 프로그램을 사용하였는데, 주장치 프로세서로부터 인터럽트를 요구하기 위한 제어 신호가 주변장치 프로세서로 인가되는 경우, 주변장치 프로세서는 현재 실행중인 동작을 마친 후 주장치 프로세서로부터 인가된 제어 신호에 해당하는 다수의 인터럽트 신호를 발생시켜 자체 저장되어 있는 인터럽트 우선 순위 레벨과 해당 인터럽트 신호를 하나씩 순서대로 소프트웨어 처리에 의해 비교 검색하는 폴링(Polling) 방식을 사용하여 해당 인터럽트 신호에 우선 순위를 부여한다. 이에 따라, 우선 순위가 결정된 인터럽트 신호 중 최상위의 인터럽트 신호를 먼저 처리한 후, 순차적으로 이어지는 다음 우선 순위의 인터럽트 신호를 폴링방식으로 검색하여 해당 인터럽트 신호를 처리하게 된다.
그런데, 이와 같은 종래의 인터럽트 신호 처리는 다수의 인터럽트 신호가 일시에 인가되는 경우, 우선 순위를 폴링 방식으로 검색하여 해당 우선 순위에 따라 인터럽트를 처리하므로 우선 순위 검색에 따른 인터럽트 처리 속도의 저하로 인하여 시스템 폭주 현상이 발생할 우려가 있으며, 인터럽트 요청에 대한 소정의 응답시간을 초과하여 시스템의 순간적인 인터럽트 신호 처리 불능 상태가 빈번히 발생됨으로 인하여 정확하고 신속한 인터럽트 신호 처리를 할 수 없게 되는 문제점이 있었다.
본 고안은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 프로세서간에 발생하는 인터럽트 신호를 우선 순위에 따라 처리하는 경우에 신호 처리 시간을 감소시킴과 동시에 정확한 신호 처리를 할 수 있도록 하는데 있다.
도 1은 본 고안의 실시 예에 따른 프로세서간의 인터럽트 처리 장치의 구성블럭도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 주장치 프로세서 20 : 주변장치 프로세서
30 : 인터럽트 검색부 40 : 인터럽트 처리수단
41 : 인터럽트 레지스터 42 : 마스크 레지스터(Mask Register)
43 : AND 게이트 44 : 우선순위 인코더
45 : 벡터넘버 어드레스부 50 : 프로세싱부
상기와 같은 목적을 달성하기 위한 본 고안의 특징은, 프로세서간에 발생하는 인터럽트 신호를 우선 순위에 따라 처리하는 프로세서간의 인터럽트 처리 장치에 있어서, 인터럽트 요청을 하기 위한 제어 신호를 출력하는 주장치 프로세서와; 다수의 수신 신호를 검색하여 인터럽트 신호만을 출력하는 인터럽트 검색부와; 상기 인터럽트 검색부로부터 인가받은 입력 허용된 인터럽트 신호 중에서 최우선 순위의 인터럽트 신호에 대응되는 어드레스를 출력하는 인터럽트 처리 수단과; 상기 인터럽트 처리 수단으로부터 인가되는 어드레스에 대응되는 인터럽트 동작을 수행하는 프로세싱부와; 상기 주장치 프로세서로부터 인가된 제어 신호에 대응하는 인터럽트 신호를 상기 인터럽트 검색부로 인가하고, 상기 인터럽트 처리수단으로부터의 인터럽트 요구에 따라 인터럽트를 상기 인터럽트 검색부로 인가하는 주변장치 프로세서를 포함하여 이루어진 것을 특징으로 한다.
이하, 본 고안의 실시 예를 첨부한 도면을 참조하여 상세하게 설명한다.
본 고안의 실시 예에 따른 프로세서간의 인터럽트 처리 장치는 도 1에 도시된 바와 같이, 주장치 프로세서(10)와, 주변장치 프로세서(20)와, 인터럽트 검색부(30)와, 인터럽트 처리 수단(40)과, 프로세싱부(50)를 포함하여 이루어진다.
주장치 프로세서(10)는 인터럽트를 요청하는 제어 신호를 주변장치 프로세서(20)로 인가한다. 주변장치 프로세서(20)는 주장치 프로세서(10)로부터 인가된 제어 신호에 해당하는 인터럽트 신호를 인터럽트 검색부(30)로 인가하고, 인터럽트 처리 수단(40)으로부터 인터럽트 요구 신호(INTRQ)의 전송이 이루어지면 인터럽트 응답 신호(INTACK)를 인터럽트 처리 수단(40)으로 인가한다. 인터럽트 검색부(30)는 주변장치 처리부(20)로부터 인가되는 다수의 신호를 검색하여 인터럽트 신호만을 감지해서 인터럽트 처리 수단(40)에 인가한다. 인터럽트 처리 수단(40)은 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호를 처리하여 해당 인터럽트 신호의 동작 특성에 대응하는 어드레스(Address)를 인터럽트 우선 순위에 따라 순차적으로 프로세싱부(50)로 인가한다. 프로세싱부(50)는 인터럽트 처리 수단(40)으로부터 인가받은 어드레스에 해당하는 인터럽트 동작을 수행한 후에 인터럽트 완료 통지 신호(INT_Completion_Rpt)를 인터럽트 검색부(30)로 인가하는데, 해당 인터럽트 완료 통지 신호는 인터럽트 검색부(30)와 주변장치 프로세서(20)를 통하여 주장치 프로세서(10)측으로 인가된다.
한편, 인터럽트 처리 수단(40)은 인터럽트 레지스터(41)와, 마스크 레지스터(42)와, AND 게이트(43)와, 우선 순위 인코더(44)와, 벡터넘버 어드레스부(45)를 포함하여 이루어진다.
인터럽트 레지스터(41)는 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호를 AND 게이트(43)의 입력으로 인가한다. 마스크 레지스터(42)는 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호가 사용자에 의하여 입력 금지되어 있는 경우에 '0'의 마스크 신호를 AND 게이트(43)의 입력으로 인가하고, 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호가 사용자에 의하여 입력 허용되어 있는 신호일 경우에 '1'의 마스크 신호를 AND 게이트(43)의 입력으로 인가한다. AND 게이트(43)는 인터럽트 레지스터(41)로부터 인가되는 인터럽트 신호와 마스크 레지스터(42)로부터 인가되는 마스크 신호에 대하여 논리곱 연산 동작을 수행하는데, 마스크 신호가 '0'으로 입력되는 경우에 '0'의 인터럽트 신호를 출력함으로써 인터럽트 신호를 우선 순위 인코더(44)측에 전송하지 않고, 마스크 신호가 '1'로 입력되는 경우에 인터럽트 레지스터(41)로부터 인가된 인터럽트 신호를 우선 순위 인코더(44)로 전송한다. 우선 순위 인코더(44)는 AND 게이트(43)로부터 인가된 다수의 인터럽트 신호를 인코딩하여 최우선 순위의 인터럽트 신호를 벡터넘버 어드레스부(45)로 출력하되, 인터럽트 요구 신호(INTRQ)를 주변장치 프로세서(20)로 인가하여 주변장치 프로세서(20)로부터 인터럽트 응답 신호(INTACK)가 인가되면 주장치 프로세서(10)와 주변장치 프로세서(20)간에 인터럽트 신호가 발생한 것으로 판단하여 주변장치 프로세서(20)로부터 전송되는 해당 인터럽트 신호를 AND 게이트(43)를 통하여 인가 받을 때까지 대기한 후 AND 게이트(43)로부터 인가된 다수의 인터럽트 신호를 인코딩하여 최우선 순위의 인터럽트 신호를 벡터넘버 어드레스부(45)로 인가한다. 벡터넘버 어드레스부(45)는 우선 순위 인코더(44)로부터 인가되는 인터럽트 신호에 대응하는 어드레스를 프로세싱부(50)로 인가하며, 프로세싱부(50)는 벡터넘버 어드레스부(45)로부터 인가되는 어드레스에 대응되는 인터럽트를 실행한 후에 인터럽트 완료 통지 신호를 인터럽트 검색부(30)와 주변장치 프로세서(20)를 경유하여 주장치 프로세서(10)측에 인가한다.
이상과 같이 구성된 본 고안의 실시 예에 따른 프로세서간 인터럽트 처리 장치의 동작을 도 1을 참고하여 살펴보면 다음과 같다.
먼저, 주장치 프로세서(10)로부터 인터럽트를 요청하기 위한 다수의 제어 신호가 주변장치 프로세서(20)로 인가되면, 주변장치 프로세서(20)는 주장치 프로세서(10)로부터 인가된 다수의 제어 신호에 대응하는 다수의 인터럽트 신호를 인터럽트 검색부(30)로 인가하고, 인터럽트 검색부(30)는 주변장치 프로세서(20)로부터 인가되는 다수의 신호를 검색하여 그 중 인터럽트 신호만을 감지한 후에 해당 인터럽트 신호를 인터럽트 처리 수단(40)의 인터럽트 레지스터(41) 및 마스크 레지스터(42)로 인가한다.
이에 따라, 인터럽트 레지스터(41)는 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호를 AND 게이트(43)의 입력으로 인가하며, 한편 마스크 레지스터(42)는 인터럽트 검색부(30)로부터 인가된 인터럽트 신호가 사용자에 의하여 입력 금지되어 있는 경우에 '0'의 마스크 신호를 AND 게이트(43)의 입력으로 인가하고, 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호가 사용자에 의하여 입력 허용되어 있는 경우에 '1'의 마스크 신호를 AND 게이트(43)의 입력으로 인가한다.
그리고, AND 게이트(43)는 인터럽트 레지스터(41)로부터 인가되는 인터럽트 신호와 마스크 레지스터(42)로부터 인가되는 마스크 신호를 논리곱 연산하는 동작을 수행하는데, 마스크 레지스터(42)로부터 '1'의 마스크 신호가 인가되는 경우에 AND 게이트(43)의 출력은 인터럽트 레지스터(41)로부터 인가된 인터럽트 신호가 되고, 마스크 레지스터(42)로부터 '0'의 마스터 신호가 인가되는 경우에 AND 게이트(43)의 출력이 '0'이 되므로 사용자에 의하여 입력 금지된 인터럽트 신호는 제거된다.
이에, 우선 순위 인코더(44)는 AND 게이트(43)로부터 인가되는 다수의 인터럽트 신호를 인코딩하여 최우선 순위의 인터럽트 신호를 벡터넘버 어드레스부(45)로 인가한 후 주변장치 프로세서(20)로 인터럽트 요구 신호(INTRQ)를 인가한다. 이때, 주변장치 프로세서(20)는 주장치 프로세서(10)로부터 인터럽트를 요청하는 제어 신호를 인가받은 경우에 우선 순위 인코더(44)로 인터럽트 응답 신호(INTACK)를 인가하고, 그에 따라 우선 순위 인코더(44)는 주변장치 프로세서(20)에 의하여 발생된 해당 인터럽트 신호를 AND 게이트(43)를 통하여 인가받을 때까지 대기한 후에 AND 게이트(43)로부터 인가된 다수의 인터럽트 신호를 인코딩하여 최우선 순위의 인터럽트 신호를 벡터넘버 어드레스부(45)로 인가한다.
또한, 벡터넘버 어드레스부(45)는 우선 순위 인코더(44)로부터 인가되는 인터럽트 신호에 대응되는 어드레스를 프로세싱부(50)로 인가하고, 프로세싱부(50)는 벡터 넘버 어드레스부(45)로부터 인가되는 어드레스에 해당하는 인터럽트 동작을 수행한 후에 인터럽트 완료 통지 신호를 데이터 버스(Data Bus)를 통하여 인터럽트 검색부(30)로 전송하며, 인터럽트 검색부(30)는 프로세싱부(50)로부터 전송되는 인터럽트 완료 통지 신호를 주변장치 처리부(20)로 인가하고, 주변장치 처리부(20)가 인터럽트 검색부(30)로부터 전송되는 인터럽트 완료 통지 신호를 주장치 프로세서(10)로 인가하면, 주장치 프로세서(10)는 인터럽트 신호의 처리가 완료되었음을 인지하게 된다.
전술한 바와 같이, 본 고안은 프로세서간에 발생하는 다수의 인터럽트 신호에 대하여 마스크 레지스터를 이용하여 각 인터럽트 요구 상태를 제어하고, 우선 순위 인코더를 이용하여 인터럽트 신호를 우선 순위에 따라 순차적으로 처리함으로써 정확하고 신속한 인터럽트 신호 처리를 할 수 있는 장점이 있다.

Claims (4)

  1. 프로세서간에 발생하는 인터럽트 신호를 우선 순위에 따라 처리하는 프로세서간의 인터럽트 처리 장치에 있어서,
    인터럽트 요청을 하기 위한 제어 신호를 출력하는 주장치 프로세서(10)와;
    다수의 수신 신호를 검색하여 인터럽트 신호만을 출력하는 인터럽트 검색부(30)와;
    상기 인터럽트 검색부(30)로부터 인가받은 입력 허용된 인터럽트 신호 중에서 최우선 순위의 인터럽트 신호에 대응되는 어드레스를 출력하는 인터럽트 처리 수단(40)과;
    상기 인터럽트 처리 수단(40)으로부터 인가되는 어드레스에 대응되는 인터럽트 동작을 수행하는 프로세싱부(50)와;
    상기 주장치 프로세서(10)로부터 인가된 제어 신호에 대응하는 인터럽트 신호를 상기 인터럽트 검색부(30)로 인가하고, 상기 인터럽트 처리수단(40)으로부터의 인터럽트 요구에 따라 인터럽트를 상기 인터럽트 검색부(30)로 인가하는 주변장치 프로세서(20)를 포함하는 것을 특징으로 하는 프로세서간의 인터럽트 처리 장치.
  2. 제 1항에 있어서,
    상기 인터럽트 처리 수단(40)은 상기 인터럽트 검색부(30)로부터 인가되는인터럽트 신호를 전달하는 인터럽트 레지스터(41)와;
    상기 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호에 따라 소정의 마스크 신호를 출력하는 마스크 레지스터(42)와;
    상기 인터럽트 레지스터(41)의 인터럽트 신호와 상기 마스크 레지스터(42)의 마스크 신호를 논리곱 연산하는 AND 게이트(43)와;
    상기 주변장치 프로세서(20)에 대하여 인터럽트 요구 신호와 인터럽트 응답신호를 송수신하면서 상기 AND 게이트(43)로부터 인가되는 인터럽트 신호를 인코딩하여 최우선 순위의 인터럽트 신호를 출력하는 우선 순위 인코더(44)와;
    상기 우선 순위 인코더(44)로부터 인가되는 인터럽트 신호에 대응하는 어드레스를 상기 프로세싱부(50)로 인가하는 벡터 넘버 어드레스부(45)를 포함하는 것을 특징으로 하는 프로세서간의 인터럽트 처리 장치.
  3. 제 1항에 있어서,
    상기 프로세싱부(50)는 인터럽트 동작을 수행한 후 인터럽트 완료 통지 신호를 상기 인터럽트 검색부(30)와 주변장치 프로세서(20)를 경유하여 상기 주장치 프로세서(10)측에 인가하는 것을 특징으로 하는 프로세서간 인터럽트 처리 장치.
  4. 제 2항에 있어서,
    상기 마스크 레지스터(42)는, 상기 인터럽트 검색부(30)로부터 인가되는 인터럽트 신호가 사용자에 의하여 입력 금지되어 있는 경우에 제1 레벨의 마스크 신호를 상기 AND 게이트(43)로 인가하고, 상기 인터럽트 신호가 사용자에 의하여 입력 허용되어 있는 경우에 제2 레벨의 마스크 신호를 상기 AND 게이트(43)로 인가하는 것을 특징으로 하는 프로세서간 인터럽트 처리 장치.
KR2019980020046U 1998-10-20 1998-10-20 프로세서간의인터럽트처리장치 KR200326854Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980020046U KR200326854Y1 (ko) 1998-10-20 1998-10-20 프로세서간의인터럽트처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980020046U KR200326854Y1 (ko) 1998-10-20 1998-10-20 프로세서간의인터럽트처리장치

Publications (2)

Publication Number Publication Date
KR20000008369U KR20000008369U (ko) 2000-05-15
KR200326854Y1 true KR200326854Y1 (ko) 2004-04-03

Family

ID=49415209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980020046U KR200326854Y1 (ko) 1998-10-20 1998-10-20 프로세서간의인터럽트처리장치

Country Status (1)

Country Link
KR (1) KR200326854Y1 (ko)

Also Published As

Publication number Publication date
KR20000008369U (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR920004403B1 (ko) 인터럽트제어장치
KR850001574A (ko) 이중 연산처리 장치 구비형 데이타 처리 시스템
KR950001417B1 (ko) 컴퓨터 시스템
US5524211A (en) System for employing select, pause, and identification registers to control communication among plural processors
KR940020230A (ko) 업 그레이드 가능한 데이타 처리 시스템
KR200326854Y1 (ko) 프로세서간의인터럽트처리장치
AU602239B2 (en) Microprocessor vectored interrupts
JPH01286029A (ja) マイクロプログラムのパッチ方式
KR970003319B1 (ko) 직렬 인터페이스 장치를 갖는 처리장치
EP3819776B1 (en) Method and apparatus for aborting blocked bus access between a master controller and connected peripherals
JP2000089971A (ja) 割込み順位制御方法及び割込み順位制御装置
JPH01305461A (ja) バス使用権制御方式
SU1084795A1 (ru) Устройство прерывани
KR0146912B1 (ko) 메모리 분산형 프로세서
JPS6145348A (ja) バス優先権制御方式
JPH03225551A (ja) 入出力装置アクセス制御方式
JPH02311903A (ja) プログラマブルコントローラ
KR950020229A (ko) 다중 프로세서의 데이타 제어방법
JPS61166631A (ja) マイクロプログラム制御処理方法
JPS58158746A (ja) 情報処理装置
JPH04101239A (ja) 情報処理装置のデバッグ方式
JPH03191459A (ja) 割り込み応答処理装置
JPH0236971B2 (ko)
JPS6252900B2 (ko)
JPH03119429A (ja) データ処理装置の割込制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee