KR0146912B1 - 메모리 분산형 프로세서 - Google Patents

메모리 분산형 프로세서

Info

Publication number
KR0146912B1
KR0146912B1 KR1019940039325A KR19940039325A KR0146912B1 KR 0146912 B1 KR0146912 B1 KR 0146912B1 KR 1019940039325 A KR1019940039325 A KR 1019940039325A KR 19940039325 A KR19940039325 A KR 19940039325A KR 0146912 B1 KR0146912 B1 KR 0146912B1
Authority
KR
South Korea
Prior art keywords
processor
memory
board
computer system
data
Prior art date
Application number
KR1019940039325A
Other languages
English (en)
Other versions
KR960025037A (ko
Inventor
남시호
최성철
Original Assignee
김주용
현대전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자주식회사 filed Critical 김주용
Priority to KR1019940039325A priority Critical patent/KR0146912B1/ko
Publication of KR960025037A publication Critical patent/KR960025037A/ko
Application granted granted Critical
Publication of KR0146912B1 publication Critical patent/KR0146912B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 주 전산기 시스템에서의 메모리 관리 방식에 관한 것으로 특히, 시스템 제어부와 메모리 보드와 프로세서보드 및 다수개의 입출력 프로세서보드 등을 구비하고 있는 전산기 시스템에 있어서, 기존의 메모리 보드를 프로세서 보드로 통합하고 버스상의 다른 프로세서에서 프로세서내의 메모리의 메모리 영역중 임의의 메모리 영역을 할당받아 필요시 해당영역을 사용할 수 있도록 구현하여 별도의 메모리 보드 없이 전산기 시스템을 구현하는 것을 특징으로 하는 메모리 분산형 프로세서를 제공하여 종래 전산기 시스템에서 프로세서 보드가 많기 때문에 내포하고 있던 시스템의 생산단가에 상승요인과 유지보수 측면에서 어려위진다는 문제점을 해소하는 효과가 있다.

Description

메모리 분산형 프로세서
제1도는 종래 전산기 시스템의 블록 구성도
제2도는 본 발명은 적용한 전산기 시스템의 블록 구성도
제3도는 제2도의 프로세서/메모리 보드의 블록 구성도
* 도면의 주요부분에 대한 부호의 설명
10:시스템제어부 20:프로세서보드
30:메모리 보드 40A~40N:입출력보드
100: 프로세서/메모리 보드 110: 프로세서
120:캐쉬부 130:데이터 전송경로 결정부
140:에러검출 보정부 150:DSM
160:버스 정합부 SB:시스템 버스
본 발명은 주 전산기 시스템에서의 메모리 관리 방식에 관한 것으로, 특히 버스상의 다른 프로세서에서도 하나의 메모리 영역을 억세스할 수 있도록 구현하여 별도의 메모리 보드없이 고유메모리 프로세서를 구현하기 이한 메모리 분산형 프로세서에 관한 것이다.
일반적으로, 종래의 전산기 시스템은 첨부한 제 1도에 도시되어 있는 바와 같이 시스템 제어부(10)와, 프로세서 보드(20)와, 메모리 보드(30) 및 다수개의 입출력보드(40A~40N)등으로 메인보드가 다수의 종류를 갖는다.
상기와 같이 전산기 시스템을 구성하는 메인보드들이 많은 이유는 각각의 메인보드들은 자신의 보드내에 구비되어 있는 메모리에 저장되어 있는 운영데이타에 따라 각각 자신들의 독특한 기능을 수행하도록 되어 있기 때문이다.
그러나, 상기와 같은 종래의 전산기 시스템은 보드의 종류가 많으므로 인하여 시스템의 생산단가에 상승 요인으로 작용하고, 더욱이 유지보수 측면에서 어려워진다는 문제점을 내제하고 있다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 기존의 메모리 보드를 프로세서보드로 통합하고 버스상의 다른 프로세서에서도 하나의 메모리 영역을 확보하고 필요시 해당영역을 사용할 수 있도록 구현하여 별도의 메모리 보드 없이 고유메모리 프로세서를 구현하기 위한 메모리 분산형 프로세서를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 시스템 제어부와 메모리 보드와 프로세스보드 및 다수개의 입출력 프로세서보드 등을 구비하고 있는 전산기 시스템에 있어서, 기존의 메모리 보드를 프로세서 보드(100)로 통합하고 버스상의 다른 프로세서에서 프로세서내의 메모리의 메모리 영역중 임의의 메모리 영역을 할당 받아 필요시 해당영역을 사용할 수 있도록 구현하여 별도의 메모리 보드없이 전산기 시스템을 구현하는데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은, 전산기 시스템에서의 프로세서보드에 있어서, 시스템 버스를 통하여 전산기 시스템내의 각 프로세서보드들과 데이터의 송수신을 처리하는 버스정합부와, 상기 버스정합부를 통하여 수신되는 데이터를 보드내 프로세서 쪽으로 전송할 것인가 또는 데이터 저장수단쪽으로 전송할 것인가를 결정하는 데이터전송 경로결정부와, 상기 데이터전송 경로결정부에서 입력되는 데이터에서 에러를 검출하고 에러발생시 이를 보정하는 에러검출 보정부 및 상기 에러검출 보정부에서 입력되는 데이터에 따라 자신의 메모리영역중 해당 영역의 메모리를 개방하는 데이터 저장수단을 포함하는데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
제 2도는 본 발명은 적용한 전산기 시스템의 블록 구성도로서, 기존의 구성과 동일하나 단, 기존의 메모리 보드를 프로세서 보드로 통합하여 프로세서/메모리 보드(100)로 구성하고, 내장된 메모리의 운영을 분산형으로 처리한다.
제 3도는 제 2도의 프로세서/메모리 보드(100)의 블록 구성도로서, 시스템 버스(SB)를 통한 데이터의 송수신을 처리하는 버스정합부(160)와, 상기 버스정합부(160)를 통하여 수신되는 데이터를 프로세서(110)쪽으로 전송할 것인가 또는 DSM(150)쪽으로 전송할 것인가를 결정하는 데이터전송 경로결정부(130)와, 상기 데이터전송 경로결정부(130)에서 입력되는 데이터에서 에러를 검출하고 에러발생시 이를 보정하는 에러검출 보정부(140) 및 상기 에러검출 보정부(140)에서 입력되는 데이터에 따라 자신의 메모리영역중 해당 영역의 메모리를 개방하는 DSM(Distributed Shared Memory)(150)으로 구성되어 있다.
상기와 같이 구성되어 있는 본 발명에 따른 메모리 분산형 프로세서의 동작을 첨부되어 있는 도면들을 참조하여 설명한다.
시스템 버스(SB)와 연결되어 있는 각종 프로세서 보드(40A~40N)중 임의의 입출력 프로세서보드에서 메모리 사용요구 데이터를 상기 시스템 버스(SB)를 통하여 송출하면, 버스정합부(160)는 이 신호를 입력받아 데이터전송 경로결정부(130)로 출력한다.
상기 데이터전송 경로결정부(130)는 상기 버스정합부(160)를 통하여 수신되는 데이터를 프로세서(110)쪽으로 전송할 것인가 또는 DSM(150)쪽으로 전송할 것인가를 결정하여 만약 프로세서(110)쪽으로 전송하여야 하는 경우 캐쉬부(120)에 입력하고 상기 프로세서(110)는 캐쉬부(120)에 저장되어진 데이터를 억세스한다.
그러나, 상기 데이터전송 경로결정부(130)에서 DSM(150)쪽으로 전송할 것으로 판단하면 에러검출 보정부(14)로 자신이 수신한 데이터를 전송하고, 상기 에러검출 보정부(140)는 수신되는 데이터를 검사하여 에러의 발생이 있는가를 판단 후 에러발생시 이를 보정한다.
상기 에러검출 보정부(140)에서 에러보정 후 출력되는 데이터는 상기 DSM(150)에 입력되고, 상기 DSM(150)에서는 자신의 메모리영역중 입력되는 데이터에 해당하는 영역의 메모리를 개방하여 데이터의 저장 및 저장되어 있는 데이터를 출력한다.
상기 DSM(150)에서 출력되는 데이터는 에러검출 보정부(140)와 데이터전송 경로결정부(130)를 통하여 상기 버스정합부(160)에 입력되고 이후, 시스템 버스(SB)를 통하여 해당 프로세서보드로 전송된다.
상기와 같이 동작하는 본 발명에 따른 메모리 분산형 프로세서를 제공하여 종래 전산기 시스템에서 프로세서 보드가 많기 때문에 내포하고 있던 시스템의 생산단가에 상승요인과 유지보수 측면에서 어려워진다는 문제점을 해소하는 효과가 있다.

Claims (2)

  1. 시스템 제어부와 메모리 보드와 프로세서보드 및 다수개의 입출력 프로세서 보드 등을 구비하고 있는 전산기 시스템에 있어서, 기존의 메모리 보드를 프로세서 보드로 통합하고 버스상의 다른 프로세서에서 프로세서내의 메모리의 메모리 영역중 임의의 메모리 영역을 할당받아 필요시 해당영역을 사용할 수 있도록 구현하여 별도의 메모리 보드없이 전산기 시스템을 구현하는 것을 특징으로 하는 메모리 분산형 프로세서.
  2. 전산기 시스템에서의 프로세서보드에 있어서, 시스템 버스를 통하여 전산기 시스템내의 각 프로세서보드들과 데이터의 송수신을 처리하는 버스정합부와; 상기 버스정합부를 통하여 수신되는 데이터를 보드내 프로세서 쪽으로 전송할 것인가 또는 데이터 전송수단쪽으로 전송할 것인가를 결정하는 데이터전송 경로결정부와; 상기 데이터전송 경로결정부에서 입력되는 데이터에서 에러를 검출하고 에러발생시 이를 보정하는 에러검출 보정부; 및 상기 에러검출 보정부에서 입력되는 데이터에 따라 자신의 메모리영역중 해당 영역의 메모리를 개방하는 데이터 저장수단을 포함하는 것을 특징으로 하는 메모리 분산형 프로세서.
KR1019940039325A 1994-12-30 1994-12-30 메모리 분산형 프로세서 KR0146912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039325A KR0146912B1 (ko) 1994-12-30 1994-12-30 메모리 분산형 프로세서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039325A KR0146912B1 (ko) 1994-12-30 1994-12-30 메모리 분산형 프로세서

Publications (2)

Publication Number Publication Date
KR960025037A KR960025037A (ko) 1996-07-20
KR0146912B1 true KR0146912B1 (ko) 1998-09-15

Family

ID=19405429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039325A KR0146912B1 (ko) 1994-12-30 1994-12-30 메모리 분산형 프로세서

Country Status (1)

Country Link
KR (1) KR0146912B1 (ko)

Also Published As

Publication number Publication date
KR960025037A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
KR850000718A (ko) 멀티 프로세서시스템
JP4377463B2 (ja) 少なくとも２つのプロセッサからなるコンピュータ装置のモニタ方法および装置
KR900000479B1 (ko) 프로세서들간의 지령 전송 제어시스템
ATE217426T1 (de) Steuerungssystem mit einem personalcomputer
US7853824B2 (en) Dual computer for system backup and being fault-tolerant
KR920020316A (ko) 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜
US7447819B2 (en) Information processing apparatus and SMI processing method thereof
KR0146912B1 (ko) 메모리 분산형 프로세서
JPH01305460A (ja) プロセッサ間通信方式
JPS60167547A (ja) 信号伝送装置
JPH02187856A (ja) マルチ中央演算ユニットシステムのリセット方法
US6681366B1 (en) System and method for detecting errors in a system where clients arbitrate amongst themselves for a grant to a central resource
JP2003140704A (ja) プロセス制御装置
CN106547719A (zh) 一种系统通信和控制处理同步方法
JP2645021B2 (ja) バス異常検査システム
KR960008567A (ko) 다중 프로세서에서의 공통버스 점유권 요구방법
JPH02281343A (ja) Ｃｐｕ動作の監視方式
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
KR200326854Y1 (ko) 프로세서간의인터럽트처리장치
JPH01161472A (ja) マルチプロセツサシステム
JPH11143846A (ja) 情報処理装置の接続方式
JP2892821B2 (ja) データ転送装置
JPH09305485A (ja) 画像メモリ制御方式
JP3104504B2 (ja) アドレスチェック方法
CN113254199A (zh) 一种多任务同时处理方法、系统及其设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee