CN106547719A - 一种系统通信和控制处理同步方法 - Google Patents

一种系统通信和控制处理同步方法 Download PDF

Info

Publication number
CN106547719A
CN106547719A CN201610850332.8A CN201610850332A CN106547719A CN 106547719 A CN106547719 A CN 106547719A CN 201610850332 A CN201610850332 A CN 201610850332A CN 106547719 A CN106547719 A CN 106547719A
Authority
CN
China
Prior art keywords
port memory
double port
control process
clock
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610850332.8A
Other languages
English (en)
Inventor
凌晓华
李靓
程鹏
黄昕
梁富
刘勰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 2 Research Institute
Southwest China Research Institute Electronic Equipment
Original Assignee
CETC 2 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 2 Research Institute filed Critical CETC 2 Research Institute
Priority to CN201610850332.8A priority Critical patent/CN106547719A/zh
Publication of CN106547719A publication Critical patent/CN106547719A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种系统通信和控制处理同步方法，涉及计算机处理通信控制领域，旨在提供不用增加硬件开销的简单易行的系统通信和控制处理同步方法。本发明技术要点包括：将两个处理器连接到一个双口存储器上，再将一个时钟发生器的输出的时钟信号同时连接到两个处理器上；其中第一处理器用于通讯，第二处理器用于控制处理；将时钟信号的高电平分配给第一处理器；将时钟信号的低电平分配给第二处理器。

Description

一种系统通信和控制处理同步方法
技术领域
本发明涉及计算机处理通信控制领域。
背景技术
一般来说在计算机内部，通信和控制处理使用一个处理器（CPU）的好处是毋庸置疑的，比如软件的数量更少、各个软件模块之间耦合更紧密、流程更容易控制，并且基本不会产生同步的问题。
然而在一些设备中，往往受成本和器件等级、采购等原因所限，不能使用具有强大处理功能和资源的处理器，有时不得不对软件功能进行拆分，拆分后的软件模块各自使用性能和资源稍弱的处理器件。实际设计中，将一个通信控制软件拆分为一个通信功能部分和一个处理控制部分是比较常见的做法，拆分后的两个软件模块分别运行在各自的处理器上，这样在使用中势必存在通信和同步的问题，如果不能很好地处理解决，有可能造成传输数据错误，影响系统工作和载荷效能的发挥。为此，通常的方法是两个软件模块使用同一个双口存储器，双口存储器提供的标志信号分别接入两个CPU的“准备好”管脚来对CPU进行插入等待处理，当两个CPU同时对双口存储器进行读写操作时，双口存储器会向其中一个CPU的“准备好”管脚发送一个无效信号，该CPU收到无效信号后会进入等待状态直到接收到双口存储器发送的有效信号，完成对双口存储器的操作。然而并不是所有的CPU都有插入等待功能，这时候两个软件或者说处理器的同步防冲突就变得困难，使用一些其他的方法也能达到防冲突的目的，但都需要增加软件和硬件开销，使设计变得复杂。
发明内容
为了解决上述技术问题，本发明提供了不同增加硬件开销的简单易行的系统通信和控制处理同步方法。
本发明提供的系统通信和控制处理同步方法，包括：
步骤1：将两个处理器连接到一个双口存储器上，再将一个时钟发生器的输出的时钟信号同时连接到两个处理器上；其中第一处理器用于通讯，第二处理器用于控制处理；
步骤2：第一处理器接收外部设备传输来的指令及数据，并检测时钟信号的上升沿是否到来，如是则将接收到的指令和数据写入双口存储器并改写双口存储器中的指令计数值，同时读取双口存储器的中由第二处理器写入的返回数据；本步骤工作在时钟信号的下跳沿到来前完成；
步骤3：第二处理器检测时钟信号的下跳沿是否到来，如是则判断双口存储器中的指令计数值是否改变，如改变则读取双口存储器中相应的指令和数据进行处理，处理完毕后将返回数据写入双口存储器；本步骤工作在时钟信号的上升沿沿到来前完成。
优选的，所述时钟信号周期为1s，占空比为50%。
优选的，所述时钟信号的周期及占空比可调。
等同的，可以将高电平分配给控制处理模块，将低电平分配给通信模块。为此，本发明提供的另一种系统通信和控制处理同步方法，包括：
步骤1：将两个处理器连接到一个双口存储器上，再将一个时钟发生器的输出的时钟信号同时连接到两个处理器上；其中第一处理器用于通讯，第二处理器用于控制处理；
步骤2：第一处理器接收外部设备传输来的指令及数据，并检测时钟信号的下跳沿是否到来，如是则将接收到的指令和数据写入双口存储器并改写双口存储器中的指令计数值，同时读取双口存储器的中由第二处理器写入的返回数据；本步骤工作在时钟信号的上升沿到来前完成；
步骤3：第二处理器检测时钟信号的上升沿是否到来，如是则判断双口存储器中的指令计数值是否改变，如改变则读取双口存储器中相应的指令和数据进行处理，处理完毕后将返回数据写入双口存储器；本步骤工作在时钟信号的下跳沿到来前完成。
本发明还提供了一种系统通信和控制处理同步电路，包括两个处理器、时钟信号源及双口存储器；
两个处理器均与双口存储器具有信号连接；
时钟信号源的输出端分别与两个处理器连接；
第一处理器用于通讯，第二处理器用于控制处理。
优选的，所述时钟信号源可以调节输出的时钟信号的占空比及周期。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明可以在电路设计和软件设计尽量简单的情况下，实现了两个软件模块之间的同步运行，共享和交换数据而不冲突，时钟信号的周期及占空比可以调整，充分满足两个软件模块对储存器的操作时间，有效防止因分配时间不够造成的冲突。
附图说明
本发明将通过例子并参照附图的方式说明，其中：
图1为本发明的电路原理框图。
图2为本发明两个处理器的时间分配示意图。
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
如图1所示，本发明提供的同步控制电路包括CPU1、双口存储器及CPU2，两个CPU均与双口存储器连接，即两个CPU可以对双口存储器进行读写操作。
一个时钟信号源输出的同一个时钟信号同时输出到两个CPU上，这个时钟信号源可以是系统内部产生的也可以采用外部设备产生。
将一个通信控制软件拆分为通信部分及控制处理部分，其中通信部分用于接收外部设备传输过来的数据和指令并将处理结果传输出去，控制处理部分则根据通信部分接收到的指令、数据完成响应的数据处理及控制工作。通信部分在CPU1上运行，控制处理部分在CPU2上运行。
硬件平台搭建完毕后，两个CPU按照以下时序工作。
CPU1接收来自外部设备传输过来的指令及数据，本实施例中外部设备通过总线传输指令和数据，在其他实施例中还可以无线通信方式传输指令和数据。并检测时钟信号的上升沿是否到来，如是则将接收到的指令和数据写入双口存储器并改写双口存储器中的指令计数值，同时读取双口存储器的中由CPU2写入的返回数据。当下跳沿来到前，CPU1要完成前述工作。
CPU2检测时钟信号的下跳沿是否到来，如是则判断双口存储器中的指令计数值是否改变，如改变则读取双口存储器中相应的指令和数据进行处理，处理完毕后将返回数据写入双口存储器。当上升沿到来前，CPU2要完成前述工作。
当然在其他实施例中，CPU1检测到时钟信号的下跳沿到来时完成它的工作，CPU2在上升沿到来时完成它的工作。
测试时，需要调整时钟信号的周期及占空比，使得两个CPU在分配的时间段内完成自己的工作。
典型的，时钟信号为周期1s，占空比50%的秒节拍信号，软件的通信部分使用高电平（起始于上升沿），处理控制软件使用低电平（起始于下降沿）。
我们在课题的管理控制计算机内使用了本发明方法设计了1553B通信软件和系统控制软件，两软件同时使用一个周期1s，占空比50%的秒节拍进行同步，1553B通信软件接收和发送数据，系统控制软件处理数据并通过双口储存器回报结果，通过地面测试和长时间的在轨运行结果来看，该方法效果良好，软件运行可靠，没有发生数据错误，载荷效能可以有效发挥。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (8)

1.一种系统通信和控制处理同步方法，其特征在于，包括：
步骤1：将两个处理器连接到一个双口存储器上，再将一个时钟发生器的输出的时钟信号同时连接到两个处理器上；其中第一处理器用于通讯，第二处理器用于控制处理；
步骤2：第一处理器接收外部设备传输来的指令及数据，并检测时钟信号的上升沿是否到来，如是则将接收到的指令和数据写入双口存储器并改写双口存储器中的指令计数值，同时读取双口存储器的中由第二处理器写入的返回数据；本步骤工作在时钟信号的下跳沿到来前完成；
步骤3：第二处理器检测时钟信号的下跳沿是否到来，如是则判断双口存储器中的指令计数值是否改变，如改变则读取双口存储器中相应的指令和数据进行处理，处理完毕后将返回数据写入双口存储器；本步骤工作在时钟信号的上升沿沿到来前完成。
2.根据权利要求1所述的一种系统通信和控制处理同步方法，其特征在于，所述时钟信号周期为1s，占空比为50%。
3.根据权利要求1所述的一种系统通信和控制处理同步方法，其特征在于，所述时钟信号的周期及占空比可调。
4.一种系统通信和控制处理同步方法，其特征在于，包括：
步骤1：将两个处理器连接到一个双口存储器上，再将一个时钟发生器的输出的时钟信号同时连接到两个处理器上；其中第一处理器用于通讯，第二处理器用于控制处理；
步骤2：第一处理器接收外部设备传输来的指令及数据，并检测时钟信号的下跳沿是否到来，如是则将接收到的指令和数据写入双口存储器并改写双口存储器中的指令计数值，同时读取双口存储器的中由第二处理器写入的返回数据；本步骤工作在时钟信号的上升沿到来前完成；
步骤3：第二处理器检测时钟信号的上升沿是否到来，如是则判断双口存储器中的指令计数值是否改变，如改变则读取双口存储器中相应的指令和数据进行处理，处理完毕后将返回数据写入双口存储器；本步骤工作在时钟信号的下跳沿到来前完成。
5.根据权利要求4所述的一种系统通信和控制处理同步方法，其特征在于，所述时钟信号周期为1s，占空比为50%。
6.根据权利要求4所述的一种系统通信和控制处理同步方法，其特征在于，所述时钟信号的周期及占空比可调。
7.一种系统通信和控制处理同步电路，其特征在于，包括两个处理器、时钟信号源及双口存储器；
两个处理器均与双口存储器具有信号连接；
时钟信号源的输出端分别与两个处理器连接；
第一处理器用于通讯，第二处理器用于控制处理。
8.根据权利要求7所述的一种系统通信和控制处理同步电路，其特征在于，所述时钟信号源可以调节输出的时钟信号的占空比及周期。
CN201610850332.8A 2016-09-26 2016-09-26 一种系统通信和控制处理同步方法 Pending CN106547719A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610850332.8A CN106547719A (zh) 2016-09-26 2016-09-26 一种系统通信和控制处理同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610850332.8A CN106547719A (zh) 2016-09-26 2016-09-26 一种系统通信和控制处理同步方法

Publications (1)

Publication Number Publication Date
CN106547719A true CN106547719A (zh) 2017-03-29

Family

ID=58368130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610850332.8A Pending CN106547719A (zh) 2016-09-26 2016-09-26 一种系统通信和控制处理同步方法

Country Status (1)

Country Link
CN (1) CN106547719A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660429A (zh) * 2018-06-29 2020-01-07 华为技术有限公司 存储系统和存储控制装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580164A (en) * 1978-12-13 1980-06-17 Fujitsu Ltd Main memory constitution control system
CN101102568A (zh) * 2007-06-14 2008-01-09 中兴通讯股份有限公司 一种双模终端及该终端中模块间通信的方法
CN101241484A (zh) * 2008-02-22 2008-08-13 国电南京自动化股份有限公司 基于双口ram的双cpu保护信息共享系统及信息处理方法
CN101453315A (zh) * 2007-12-05 2009-06-10 中兴通讯股份有限公司 一种时钟跟随数据的数据传送方法
US20090254700A1 (en) * 2004-01-07 2009-10-08 Panasonic Corporation Dram controller for graphics processing operable to enable/disable burst transfer
CN201604665U (zh) * 2009-11-02 2010-10-13 北京全路通信信号研究设计院 一种列控中心通信接口设备
CN103778028A (zh) * 2012-10-18 2014-05-07 瑞萨电子株式会社 半导体器件
CN103885844A (zh) * 2014-03-25 2014-06-25 卡斯柯信号有限公司 基于角色变换的双口ram数据高速安全交互方法及装置
CN105939253A (zh) * 2016-04-14 2016-09-14 江汉大学 一种工业无线网关装置及其协议转换方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580164A (en) * 1978-12-13 1980-06-17 Fujitsu Ltd Main memory constitution control system
US20090254700A1 (en) * 2004-01-07 2009-10-08 Panasonic Corporation Dram controller for graphics processing operable to enable/disable burst transfer
CN101102568A (zh) * 2007-06-14 2008-01-09 中兴通讯股份有限公司 一种双模终端及该终端中模块间通信的方法
CN101453315A (zh) * 2007-12-05 2009-06-10 中兴通讯股份有限公司 一种时钟跟随数据的数据传送方法
CN101241484A (zh) * 2008-02-22 2008-08-13 国电南京自动化股份有限公司 基于双口ram的双cpu保护信息共享系统及信息处理方法
CN201604665U (zh) * 2009-11-02 2010-10-13 北京全路通信信号研究设计院 一种列控中心通信接口设备
CN103778028A (zh) * 2012-10-18 2014-05-07 瑞萨电子株式会社 半导体器件
CN103885844A (zh) * 2014-03-25 2014-06-25 卡斯柯信号有限公司 基于角色变换的双口ram数据高速安全交互方法及装置
CN105939253A (zh) * 2016-04-14 2016-09-14 江汉大学 一种工业无线网关装置及其协议转换方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
刘斌 等: "电力载波通信数字复接器的设计与实现", 《微计算机信息》 *
包明 等: "《EDA技术与数字系统设计》", 31 July 2002 *
周曦文 等: "基于双CPU共享RAM的电阻焊控制系统的研究", 《中国优秀硕士学位论文全文数据库 工程科技I辑》 *
邹向阳 等: "基于双口RAM的双CPU之间的实时双向通信", 《微计算机信息》 *
黄芳 等: "基于GPS时间同步的分布式数据采集与监测系统研究", 《矿山测量》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660429A (zh) * 2018-06-29 2020-01-07 华为技术有限公司 存储系统和存储控制装置
CN110660429B (zh) * 2018-06-29 2021-09-14 华为技术有限公司 存储系统和存储控制装置

Similar Documents

Publication Publication Date Title
US4845712A (en) State machine checker
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
EP0424095A2 (en) Clocking control circuit for a computer system
CN102636987B (zh) 双重化控制装置
CN111897398A (zh) 一种异构计算扩展装置及电子设备
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
CN103077144A (zh) 一种确保数据完整的spi通讯接口及其通讯方法
CN103793263A (zh) 一种基于PowerPC处理器的DMA事务级建模方法
CN106547719A (zh) 一种系统通信和控制处理同步方法
CN104035844A (zh) 一种故障测试方法及电子设备
US7631136B2 (en) State negotiation method in PCI-E architecture
CN216352292U (zh) 服务器主板及服务器
CN110770712A (zh) 运算方法、芯片、系统、可读存储介质及计算机程序产品
US5687310A (en) System for generating error signal to indicate mismatch in commands and preventing processing data associated with the received commands when mismatch command has been determined
CN101539849B (zh) 一种处理器以及一种寄存器选通方法
KR101276837B1 (ko) 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치
CN105933143B (zh) 一种支持多节点高端计算机系统中的链路检测方法
Shamani et al. FPGA implementation and integration of a reconfigurable CAN-based co-processor to the coffee risc processor
CN110795384B (zh) 一种高效识别文件与地址数据的微处理器
CN113157078B (zh) 用于控制处理器的方法、装置及其处理器
Ayandeh et al. Application of multiple microprocessor systems to adaptive control
Jiang et al. Deploying and optimizing convolutional neural networks on heterogeneous architecture
KR930004903B1 (ko) 데이타 버스를 이용한 프로세서간 병렬 데이타 통신시스팀 및 통신방법
KR940007572B1 (ko) 멀티 프로세서의 펜디드 프로토콜 시스템에서의 전송오류 처리 방법
JP2558902B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170329

RJ01 Rejection of invention patent application after publication