CN111897398A - 一种异构计算扩展装置及电子设备 - Google Patents

一种异构计算扩展装置及电子设备 Download PDF

Info

Publication number
CN111897398A
CN111897398A CN202010804136.3A CN202010804136A CN111897398A CN 111897398 A CN111897398 A CN 111897398A CN 202010804136 A CN202010804136 A CN 202010804136A CN 111897398 A CN111897398 A CN 111897398A
Authority
CN
China
Prior art keywords
computing
chip
pcie
chips
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010804136.3A
Other languages
English (en)
Inventor
许涛
尹斌
袁伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dawning Information Industry Beijing Co Ltd
Original Assignee
Wuxi City Cloud Computing Center Co ltd
Dawning Information Industry Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi City Cloud Computing Center Co ltd, Dawning Information Industry Beijing Co Ltd filed Critical Wuxi City Cloud Computing Center Co ltd
Priority to CN202010804136.3A priority Critical patent/CN111897398A/zh
Publication of CN111897398A publication Critical patent/CN111897398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1632—External expansion units, e.g. docking stations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及一种异构计算扩展装置及电子设备，属于计算机领域。异构计算扩展装置包括：电路板和设置在电路板上的多个PCIE交换芯片、多个计算芯片、多个系统接口和多个扩展槽。针对每一个PCIE交换芯片，该PCIE交换芯片通过外围部件高速互联结构连接有至少一个系统接口、至少一个计算芯片和至少一个扩展槽；其中，每个系统接口，均用于连接外部的主机系统；每个PCIE交换芯片，均用于完成主机系统与连接于该PCIE交换芯片的计算芯片间的数据传输。本申请实施例中，通过外围部件高速互联(PCIE)结构将各个元器件连接起来，使得该异构计算扩展装置可以和多种通用服务器进行搭配，解决了现有GPU板通用性差的问题。

Description

一种异构计算扩展装置及电子设备
技术领域
本申请属于计算机领域，具体涉及一种异构计算扩展装置及电子设备。
背景技术
随着计算机软件技术的发展，特别是人工智能(Artificial Intelligence，AI)、大数据等的发展，催生了对计算能力的爆炸性需求，进而衍生出了将协处理器(协助中央处理器完成其无法执行或执行效率、效果低下的处理工作而开发的处理器)与中央处理器集成在一起来提高计算能力的异构架构，如图形处理(Graphic Process Unit，GPU)服务器。目前市场上的GPU服务器架构中的GPU板(板内的GPU与交换芯片之间通过nvlink协议连接)为专门设计，只能在对应的服务器中使用，不具有通用性。
发明内容
鉴于此，本申请的目的在于提供一种异构计算扩展装置及电子设备，以改善现有GPU板不具备通用性的问题。
本申请的实施例是这样实现的：
第一方面，本申请实施例提供了一种异构计算扩展装置，包括：电路板和设置在所述电路板上的多个PCIE交换芯片、多个计算芯片、多个系统接口和多个扩展槽，针对每一个PCIE交换芯片，该PCIE交换芯片通过外围部件高速互联结构连接有至少一个所述系统接口、至少一个所述计算芯片和至少一个所述扩展槽；其中，每个所述系统接口，均用于连接外部的主机系统；每个所述PCIE交换芯片，均用于完成所述主机系统与连接于该PCIE交换芯片的计算芯片间的数据传输。本申请实施例中，利用PCIE交换芯片通过外围部件高速互联(PCIE)结构将各个元器件连接起来，使得该异构计算扩展装置可以和多种通用服务器进行搭配，解决了现有GPU板通用性差的问题，同时包括多个计算芯片以及提供多个扩展槽，可以挂接多个PCIE设备，以此来提供足够强大的计算能力。
结合第一方面实施例的一种可能的实施方式，一个所述PCIE交换芯片连接有两个所述计算芯片、两个所述系统接口以及一个所述扩展槽，连接于同一个PCIE交换芯片下的两个个计算芯片之间通过外围部件高速互联结构互联。本申请实施例中，在不额外增加电路板尺寸的前提下(以保证能和多种通用服务器进行搭配使用)，通过尽可能多的设置PCIE交换芯片的数量来减少每个PCIE交换芯片连接的计算芯片的数量，使得一个PCIE交换芯片连接2个计算芯片以及2个系统接口，从而降低计算芯片到主机系统之间的数据传输的拥挤程度，以提高传输的效率，进而能进一步提高计算能力。
结合第一方面实施例的一种可能的实施方式，所述异构计算扩展装置还包括：设置在所述电路板上的用于时钟同步的时序电路；所述时序电路分别与每个所述PCIE交换芯片、每个所述计算芯片、每个所述扩展槽连接。本申请实施例中，通过时序电路将每个PCIE交换芯片、每个计算芯片、每个扩展槽连接，以保证各模块之间的时序同步。
结合第一方面实施例的一种可能的实施方式，所述时序电路包括：至少一个时钟缓存模块；每个所述时钟缓存模块均连接一个所述PCIE交换芯片、两个所述计算芯片以及一个所述扩展槽。本申请实施例中，采用每个时钟缓存模块来连接一个PCIE交换芯片、两个计算芯片以及一个扩展槽的方式，使得电路板在走线排布时，可以采用就近原则，以简化电路板的线路复杂度。
结合第一方面实施例的一种可能的实施方式，所述异构计算扩展装置还包括：设置在所述电路板上的监控传感系统，所述监控传感系统与各个所述计算芯片均连接，用于将各个所述计算芯片运行时的状态信息反馈给所述主机系统。本申请实施例中，通过在电路板上设置监控传感系统来对各个计算芯片运行时的状态信息进行监控，以便于实时获悉各个计算芯片的运行情况，在出现异常时及时获悉，以保证运行的可靠性。
第二方面，本申请实施例还提供了一种电子设备，包括：主机系统和异构计算扩展装置；所述异构计算扩展装置包括：电路板和设置在所述电路板上的多个PCIE交换芯片、多个计算芯片、多个系统接口和多个扩展槽，针对每一个PCIE交换芯片，该PCIE交换芯片通过外围部件高速互联结构连接有至少一个所述系统接口、至少一个所述计算芯片和至少一个所述扩展槽；其中，每个所述系统接口，均用于连接所述主机系统；每个所述PCIE交换芯片，均用于完成所述主机系统与连接于该PCIE交换芯片的计算芯片间的数据传输。
结合第二方面实施例的一种可能的实施方式，一个所述PCIE交换芯片连接有两个所述计算芯片、两个所述系统接口以及一个所述扩展槽，连接于同一个PCIE交换芯片下的两个个计算芯片之间通过外围部件高速互联结构互联。
结合第二方面实施例的一种可能的实施方式，所述异构计算扩展装置还包括：设置在所述电路板上的用于时钟同步的时序电路；所述时序电路分别与每个所述PCIE交换芯片、每个所述计算芯片、每个所述扩展槽连接。
结合第二方面实施例的一种可能的实施方式，所述时序电路包括：至少一个时钟缓存模块；每个所述时钟缓存模块均连接一个所述PCIE交换芯片、两个所述计算芯片以及一个所述扩展槽。
结合第二方面实施例的一种可能的实施方式，所述异构计算扩展装置还包括：设置在所述电路板上的监控传感系统，所述监控传感系统与各个所述计算芯片均连接，用于将各个所述计算芯片运行时的状态信息反馈给所述主机系统。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1示出了本申请实施例提供的一种异构计算扩展装置的结构示意图。
图2示出了本申请实施例提供的图1中的异构计算扩展装置的电路板排布示意图。
图3示出了本申请实施例提供的又一种异构计算扩展装置的结构示意图。
图4示出了本申请实施例提供的又一种异构计算扩展装置的结构示意图。
图5示出了本申请实施例提供的一种时序电路的原理示意图。
图6示出了本申请实施例提供的又一种异时序电路的原理示意图。
图7示出了本申请实施例提供的一种监控传感系统的原理示意图。
图8示出了本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
随着人工智能(Artificial Intelligence，AI)、大数据等的发展，对计算能力的需求越来越高，进而出现了将协处理器(协助中央处理器完成其无法执行或执行效率、效果低下的处理工作而开发的处理器)与中央处理器集成在一起的用于提高计算能力的异构架构，而目前的异构架构中的GPU(Graphic Process Unit)板(板内的GPU与交换芯片之间通过nvlink协议连接)为专门设计，只能在对应的服务器中使用，且需要通过Switch(交换)板与CPU(Central Processing Unit)板连接，不具有通用性，且受限于架构板卡尺寸，导致GPU数量较少，导致计算能力的提高有限，并不能很好地适应于日益增长的计算要求。鉴于此，本申请实施例中，提供一种可以和多种通用服务器进行搭配使用的异构计算扩展装置，且内部包含多个计算芯片(为一种集成芯片(System On Chip，SOC))，能够提供足够强大的计算能力。
该异构计算扩展装置包括：电路板、设置在电路板上的多个PCIE交换芯片(支持PCIE协议的交换芯片)、多个计算芯片、多个系统接口(为PCIE接口)和多个扩展槽(为PCIE槽)。针对每一个PCIE交换芯片，该PCIE交换芯片通过外围部件高速互联(PeripheralComponent Interconnect Express，PCIE)结构连接有至少一个系统接口、至少一个计算芯片和至少一个扩展槽，也即，该PCIE交换芯片通过PCIE结构与至少一个系统接口、至少一个计算芯片和至少一个扩展槽连接。
如图1所示，为本申请实施例提供的一种异构计算扩展装置的结构示意图。该异构计算扩展装置包括设置在电路板上的8个计算芯片、4个PCIE交换芯片、8个系统接口以及4个扩展槽。其中，一个PCIE交换芯片连接有两个计算芯片、两个系统接口以及一个扩展槽，连接于同一个PCIE交换芯片下的两个计算芯片之间通过PCIE结构互联。其电路板布局如图2所示，在该电路板的上下两排共布置8个计算芯片，通过PCIE系统接口和主机系统连接，实现数据传输和共享。同时，预留4个PCIE扩展槽为该异构计算扩展装置提供丰富的扩展接口。其中，图2中最上端左右两侧虚线框部分为系统接口，图2中圆角矩形虚线框为PCIE交换芯片(图中仅圈了一个PCIE交换芯片)，图2中椭圆形虚线框为扩展槽(其中，一个扩展槽的接口与其余3个扩展槽的接口不同，用于连接特殊的网卡)，图中8个形状相同的长方体为计算芯片。本申请实施例中，在不额外增加电路板尺寸的前提下(以保证能和多种通用服务器进行搭配使用)，通过尽可能多的设置PCIE交换芯片的数量(4个)来减少每个PCIE交换芯片连接的计算芯片的数量，使得一个PCIE交换芯片连接2个计算芯片以及2个系统接口，从而降低计算芯片到主机系统之间的数据传输的拥挤程度，以提高传输的效率，进而能进一步提高计算能力。
其中，需要说明的是，并不能将图1所示的异构计算扩展装置理解成是对本申请的限制。其中，设置在电路板上的计算芯片、PCIE交换芯片、系统接口和/或扩展槽的数量并不限于图1所示的示例。例如，一种实施方式下，该异构计算扩展装置可以包括4个计算芯片，2个PCIE交换芯片，4个系统接口以及2个扩展槽，其中，一个PCIE交换芯片连接有两个计算芯片、两个系统接口以及一个扩展槽，连接于同一个PCIE交换芯片下的两个计算芯片之间通过PCIE结构互联，其示意图如图3所示。又例如，一种实施方式下，该异构计算扩展装置可以包括8个计算芯片，2个PCIE交换芯片，4个系统接口以及2个扩展槽，其中，一个PCIE交换芯片连接有4个计算芯片、两个系统接口以及一个扩展槽，连接于同一个PCIE交换芯片下的4个计算芯片之间通过PCIE结构互联，其示意图如图4所示。其余的情况在此不再示例。
此外，还需要说明的是，设置在同一个电路板上的各个PCIE交换芯片可以相同(如均为同一型号)，也可以不同(如为不同的型号)，也可以部分相同；同理，各个计算芯片、系统接口以及扩展槽之间，可以相同(如均为同一型号)，也可以不同(如为不同的型号)，也可以部分相同，如图2中便示出了其中一个扩展槽的接口与其余3个扩展槽的接口不同的情形。
其中，上述的电路板可以是目前常使用的电路板，如可以是PCB板、陶瓷电路板、氧化铝陶瓷电路板、氮化铝陶瓷电路板、线路板、铝基板、超薄线路板、超薄电路板、印刷(铜刻蚀技术)电路板等。
其中，每个系统接口(为PCIE接口)，均用于连接外部的主机系统(如CPU)。每个PCIE交换芯片，均用于完成主机系统与连接于该PCIE交换芯片的计算芯片间的数据传输，以及完成对互联的计算芯片间的管理。该PCIE交换芯片连接的扩展槽(为PCIE槽)用于连接网卡等PCIE设备。该PCIE交换芯片可以是PEX系列的交换芯片，其中，不同的连接方式对应的PCIE交换芯片的型号不同，一个PCIE交换芯片连接两个计算芯片、两个系统接口以及一个扩展槽时，该PCIE交换芯片的型号可以是PEX8764交换芯片；又例如，一个PCIE交换芯片连接4个计算芯片、两个系统接口以及一个扩展槽时，该PCIE交换芯片的型号可以是PEX9797交换芯片。
上述的计算芯片用于协助中央处理器完成其无法执行或执行效率、效果低下的处理工作，其可以是一种集成电路芯片，具有信号的处理能力，其可以是图像处理器(GraphicProcess Unit，GPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific IntegratedCircuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
为了保证该异构计算扩展装置中的PCIE交换芯片、计算芯片以及扩展槽之间的时序同步，一种实施方式下，该异构计算扩展装置还包括：设置在电路板上的用于时钟同步的时序电路，其示意图如图5所示。该时序电路分别与每个PCIE交换芯片(图中的8764)、每个计算芯片(图中的J10-J17)、每个扩展槽(图中的J30-J34)以及主机系统连接，以实现各模块与主机系统之间的时序同步。一种实施方式下，该时序电路包括：至少一个时钟缓存模块(Clock buffer)，其数量可以与PCIE交换芯片数量相同，例如为4个，每个时钟缓存模块均连接一个PCIE交换芯片、两个计算芯片以及一个扩展槽，其示意图如图6所示。其中，图5、图6中的时钟缓存模块用于暂存主机系统的时钟信号。当然，一种实施方式下，一个时钟缓存模块也可以对应2个PCIE交换芯片，因此不能将图6所示的示例，理解成是对本申请的限制。其中，需要说明的是，图5、图6中仅仅是以图1所示的异构计算扩展装置进行示例的，因此不能将其理解成是对本申请的限制。
为了实时监控该异构计算扩展装置的状态，一种实施方式下，该异构计算扩展装置还包括：设置在电路板上的监控传感系统，该监控传感系统与各个计算芯片均连接，用于将各个计算芯片运行时的状态信息反馈给主机系统，实现对硬件环境的实时监控。该监控传感系统可以对计算芯片运行时的温度、负载情况(也即堆叠内存(High BandwidthMemory，HBM)状态)、电源状态、信号质量等进行实时监控，监控的结果通过线缆及金手指(Goldfinger)的插槽连接至主机系统中的底板管理控制器(Baseboard ManagementController，BMC)，其原理示意图如图7所示。监控传感系统通过I2C总线将监控结果实时传输给BMC，其中，SDL(Synchronous Data Adapter)为数据线以及SCL(SerialCommunication Loop)为时钟线。其中，图7中示例的监控传感系统包括：一个温度传感器(如用于监控计算芯片温度的LM96163芯片)，2个电源芯片(如一个用于监控计算芯片电源状态的IR35214MTRPBF芯片，一个用于监控HBM状态的IR35214MTRPBF芯片)，一个VG20芯片(用于监控芯片的状态，如数据传输的信号质量等)。
其中，需要说明的是，该监控传感系统可以部署在每个计算芯片的内部，也即各个计算芯片中均集成有一个用于检测自身运行状态的监控传感系统。
本申请实施例还提供了一种包含主机系统和上述的异构计算扩展装置的电子设备，如图8所示。该电子设备将主机系统和上述的异构计算扩展装置集成在同一个箱体内，以构成异构架构，以此来提高计算能力。其中，由于异构计算扩展装置之间通过PCIE总线通信，使得该异构计算扩展装置可以直接与主机系统连接，而不需要采用专门的Switch板来连接，解决了现有GPU板不能通用的问题。其中，图8中I2C总线用于传输监控传感系统对各个计算芯片运行时监控的运行状态。其中，上述的电子设备，包括但不限于GPU服务器。
本申请实施例所提供的电子设备，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，电子设备实施例部分未提及之处，可参考前述异构计算扩展装置实施例中相应内容。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种异构计算扩展装置，其特征在于，包括：
电路板；
设置在所述电路板上的多个PCIE交换芯片、多个计算芯片、多个系统接口和多个扩展槽，针对每一个PCIE交换芯片，该PCIE交换芯片通过外围部件高速互联结构连接有至少一个所述系统接口、至少一个所述计算芯片和至少一个所述扩展槽；
其中，每个所述系统接口，均用于连接外部的主机系统；
每个所述PCIE交换芯片，均用于完成所述主机系统与连接于该PCIE交换芯片的计算芯片间的数据传输。
2.根据权利要求1所述的异构计算扩展装置，其特征在于，一个所述PCIE交换芯片连接有两个所述计算芯片、两个所述系统接口以及一个所述扩展槽，连接于同一个PCIE交换芯片下的两个个计算芯片之间通过外围部件高速互联结构互联。
3.根据权利要求1所述的异构计算扩展装置，其特征在于，所述异构计算扩展装置还包括：设置在所述电路板上的用于时钟同步的时序电路；
所述时序电路分别与每个所述PCIE交换芯片、每个所述计算芯片、每个所述扩展槽连接。
4.根据权利要求3所述的异构计算扩展装置，其特征在于，所述时序电路包括：至少一个时钟缓存模块；
每个所述时钟缓存模块均连接一个所述PCIE交换芯片、两个所述计算芯片以及一个所述扩展槽。
5.根据权利要求1-4中任一项所述的异构计算扩展装置，其特征在于，所述异构计算扩展装置还包括：设置在所述电路板上的监控传感系统，所述监控传感系统与各个所述计算芯片均连接，用于将各个所述计算芯片运行时的状态信息反馈给所述主机系统。
6.一种电子设备，其特征在于，包括：主机系统和异构计算扩展装置；所述异构计算扩展装置包括：
电路板；
设置在所述电路板上的多个PCIE交换芯片、多个计算芯片、多个系统接口和多个扩展槽，针对每一个PCIE交换芯片，该PCIE交换芯片通过外围部件高速互联结构连接有至少一个所述系统接口、至少一个所述计算芯片和至少一个所述扩展槽；
其中，每个所述系统接口，均用于连接所述主机系统；
每个所述PCIE交换芯片，均用于完成所述主机系统与连接于该PCIE交换芯片的计算芯片间的数据传输。
7.根据权利要求6所述的电子设备，其特征在于，一个所述PCIE交换芯片连接有两个所述计算芯片、两个所述系统接口以及一个所述扩展槽，连接于同一个PCIE交换芯片下的两个个计算芯片之间通过外围部件高速互联结构互联。
8.根据权利要求6所述的电子设备，其特征在于，所述异构计算扩展装置还包括：设置在所述电路板上的用于时钟同步的时序电路；
所述时序电路分别与每个所述PCIE交换芯片、每个所述计算芯片、每个所述扩展槽连接。
9.根据权利要求8所述的电子设备，其特征在于，所述时序电路包括：至少一个时钟缓存模块；
每个所述时钟缓存模块均连接一个所述PCIE交换芯片、两个所述计算芯片以及一个所述扩展槽。
10.根据权利要求6-9中任一项所述的电子设备，其特征在于，所述异构计算扩展装置还包括：设置在所述电路板上的监控传感系统，所述监控传感系统与各个所述计算芯片均连接，用于将各个所述计算芯片运行时的状态信息反馈给所述主机系统。
CN202010804136.3A 2020-08-11 2020-08-11 一种异构计算扩展装置及电子设备 Pending CN111897398A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010804136.3A CN111897398A (zh) 2020-08-11 2020-08-11 一种异构计算扩展装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010804136.3A CN111897398A (zh) 2020-08-11 2020-08-11 一种异构计算扩展装置及电子设备

Publications (1)

Publication Number Publication Date
CN111897398A true CN111897398A (zh) 2020-11-06

Family

ID=73228811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010804136.3A Pending CN111897398A (zh) 2020-08-11 2020-08-11 一种异构计算扩展装置及电子设备

Country Status (1)

Country Link
CN (1) CN111897398A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112612748A (zh) * 2020-12-25 2021-04-06 南京蓝洋智能科技有限公司 一种基于可扩展小芯片架构的超级异构计算方法
CN112817907A (zh) * 2021-02-05 2021-05-18 中国电子科技集团公司第五十八研究所 互联裸芯扩展微系统及其扩展方法
CN113282529A (zh) * 2021-04-08 2021-08-20 西北工业大学 基于vpx架构的多载荷通用接入与处理异构计算装置
CN115167637A (zh) * 2022-09-08 2022-10-11 中国电子科技集团公司第十五研究所 一种易扩展可重构的计算机系统及计算机
CN116527257A (zh) * 2023-06-27 2023-08-01 粤港澳大湾区数字经济研究院(福田) 异构计算系统及基于异构计算系统的资源处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107908585A (zh) * 2017-11-30 2018-04-13 郑州云海信息技术有限公司 一种具有pcie卡及gpu超运算功能的pcie box板
CN109766300A (zh) * 2018-12-07 2019-05-17 曙光信息产业股份有限公司 用于多节点服务器的互连板卡
CN110825664A (zh) * 2018-08-10 2020-02-21 北京百度网讯科技有限公司 信息处理系统和方法
CN210270889U (zh) * 2019-09-30 2020-04-07 杭州海康威视数字技术股份有限公司 智能分析扩展设备及服务器
CN111078403A (zh) * 2019-12-09 2020-04-28 苏州浪潮智能科技有限公司 一种服务器加gpu的配置方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107908585A (zh) * 2017-11-30 2018-04-13 郑州云海信息技术有限公司 一种具有pcie卡及gpu超运算功能的pcie box板
CN110825664A (zh) * 2018-08-10 2020-02-21 北京百度网讯科技有限公司 信息处理系统和方法
CN109766300A (zh) * 2018-12-07 2019-05-17 曙光信息产业股份有限公司 用于多节点服务器的互连板卡
CN210270889U (zh) * 2019-09-30 2020-04-07 杭州海康威视数字技术股份有限公司 智能分析扩展设备及服务器
CN111078403A (zh) * 2019-12-09 2020-04-28 苏州浪潮智能科技有限公司 一种服务器加gpu的配置方法及系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112612748A (zh) * 2020-12-25 2021-04-06 南京蓝洋智能科技有限公司 一种基于可扩展小芯片架构的超级异构计算方法
CN112817907A (zh) * 2021-02-05 2021-05-18 中国电子科技集团公司第五十八研究所 互联裸芯扩展微系统及其扩展方法
CN113282529A (zh) * 2021-04-08 2021-08-20 西北工业大学 基于vpx架构的多载荷通用接入与处理异构计算装置
CN115167637A (zh) * 2022-09-08 2022-10-11 中国电子科技集团公司第十五研究所 一种易扩展可重构的计算机系统及计算机
CN115167637B (zh) * 2022-09-08 2022-12-13 中国电子科技集团公司第十五研究所 一种易扩展可重构的计算机系统及计算机
CN116527257A (zh) * 2023-06-27 2023-08-01 粤港澳大湾区数字经济研究院(福田) 异构计算系统及基于异构计算系统的资源处理方法
CN116527257B (zh) * 2023-06-27 2023-10-31 粤港澳大湾区数字经济研究院(福田) 异构计算系统及基于异构计算系统的资源处理方法

Similar Documents

Publication Publication Date Title
CN111897398A (zh) 一种异构计算扩展装置及电子设备
US7991934B2 (en) Multiprocessor method and system using stacked processor modules and board-to-board connectors
US5218690A (en) Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus
RU2140667C1 (ru) Компьютерная система, имеющая шинный интерфейс
US7725638B2 (en) Application processor circuit incorporating both SD host and slave functions and electronic device including same
US6362974B1 (en) Stacked processor construction and a method for producing same
CN111966189B (zh) 一种灵活配置的多计算节点服务器主板结构和程序
CN104714907B (zh) 一种pci总线转换为isa和apb总线设计方法
EP1049021B1 (en) Sequential bus architecture
CN113872796A (zh) 服务器及其节点设备信息获取方法、装置、设备、介质
CN102520769A (zh) 服务器
CN210572737U (zh) 一种二次雷达信号处理装置
JPH11163970A (ja) 装置内基盤制御システム
CN114004184A (zh) 一种改进的dc-scm装置
CN112419140A (zh) 数据处理装置、数据处理方法及电子设备
CN218273375U (zh) 基于ast2500的bmc管理模块及服务器系统
EP0983554B1 (en) Interfacing peripheral devices via a slave group interface device to a bus
CN111400240A (zh) 电路板及人工智能边缘计算嵌入式控制器
CN219574727U (zh) 一种pcie板卡
CN106547719A (zh) 一种系统通信和控制处理同步方法
CN116401188B (zh) 基于fpga的处理方法、电路以及电子设备
CN102662911A (zh) 一种板级重构红外信号处理机的控制方法
EP4124966A1 (en) A peripheral device having an implied reset signal
KR100848882B1 (ko) 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법
CN114497021A (zh) 一种集成电路装置及其加工方法、电子设备和板卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220106

Address after: 100089 building 36, courtyard 8, Dongbeiwang West Road, Haidian District, Beijing

Applicant after: Dawning Information Industry (Beijing) Co.,Ltd.

Address before: Building 36, yard 8, Dongbei Wangxi Road, Haidian District, Beijing

Applicant before: Dawning Information Industry (Beijing) Co.,Ltd.

Applicant before: WUXI CITY CLOUD COMPUTING CENTER CO.,LTD.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201106