CN110825664A - 信息处理系统和方法 - Google Patents

信息处理系统和方法 Download PDF

Info

Publication number
CN110825664A
CN110825664A CN201810908685.8A CN201810908685A CN110825664A CN 110825664 A CN110825664 A CN 110825664A CN 201810908685 A CN201810908685 A CN 201810908685A CN 110825664 A CN110825664 A CN 110825664A
Authority
CN
China
Prior art keywords
information
processed
chips
chip
root component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810908685.8A
Other languages
English (en)
Inventor
顾沧海
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunlun core (Beijing) Technology Co.,Ltd.
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN201810908685.8A priority Critical patent/CN110825664A/zh
Publication of CN110825664A publication Critical patent/CN110825664A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请实施例公开了信息处理系统和方法。该方法的一具体实施方式包括：一种信息处理系统，该系统包括根组件和至少两个芯片，其中：至少两个芯片中的芯片上设有两个PCIe(peripheral component interconnect express，高速串行计算机扩展总线标准)接口，至少两个芯片通过PCIe接口以级联方式连接，并且至少两个芯片中的芯片与根组件通信连接；或者至少两个芯片通过PCIe接口与转换器连接，并且至少两个芯片中的芯片或转换器与根组件通信连接。该实施方式通过设置至少两个芯片，实现了增加运算能力，提高运算速度。

Description

信息处理系统和方法
技术领域
本申请实施例涉及计算机技术领域，具体涉及信息处理系统和方法。
背景技术
随着人工智能的快速发展，神经网络的深度不断加深，训练使用的数据集不断增多。因此，使用专用人工智能芯片进行网络的训练和计算的趋势愈发明显。目前的专用人工智能芯片一般采用单片工作的方式。
发明内容
本申请实施例提出了信息处理系统和方法。
第一方面，本申请实施例提供了一种信息处理系统，该系统包括根组件和至少两个芯片，其中：至少两个芯片中的芯片上设有两个PCIe(peripheral componentinterconnect express，高速串行计算机扩展总线标准)接口，至少两个芯片通过PCIe接口以级联方式连接，并且至少两个芯片中的芯片与根组件通信连接或至少两个芯片通过PCIe接口与转换器连接，并且至少两个芯片中的芯片或转换器与根组件通信连接。
第二方面，本申请实施例提供了一种信息处理方法，应用于如第一方面中描述的信息处理系统，其中，至少两个芯片通过PCIe接口以级联方式连接，并且至少两个芯片中的芯片与根组件通信连接，该方法包括：响应于接收到根组件或级联方式下的上级芯片下发的待处理信息，确定待处理信息中是否包含需要下级芯片处理的信息；响应于确定待处理信息中包含需要下级芯片处理的信息，将需要下级芯片处理的信息发送至下级芯片。
第三方面，本申请实施例提供了一种信息处理方法，应用于如第一方面中描述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且转换器与根组件通信连接，该方法包括：响应于接收到转换器发送的待处理信息，确定待处理信息中是否包含需要本地处理的信息；响应于确定待处理信息中包含需要本地处理的信息，对需要本地处理的信息进行处理。
第四方面，本申请实施例提供了一种信息处理方法，应用于如第一方面中描述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且至少两个芯片中的芯片与根组件通信连接，该方法包括：响应于接收到根组件发送的待处理信息，确定待处理信息中是否包括需要下发的信息；响应于确定待处理信息中包括需要下发的信息，将待处理信息中需要下发的信息下发至转换器。
第五方面，本申请实施例提供了一种信息处理装置，应用于如第一方面中描述的信息处理系统，其中，至少两个芯片通过PCIe接口以级联方式连接，并且至少两个芯片中的芯片与根组件通信连接，该装置包括：确定单元，被配置成响应于接收到根组件或级联方式下的上级芯片下发的待处理信息，确定待处理信息中是否包含需要下级芯片处理的信息；下发单元，被配置成响应于确定待处理信息中包含需要下级芯片处理的信息，将需要下级芯片处理的信息发送至下级芯片。
第六方面，本申请实施例提供了一种信息处理装置，应用于如第一方面中描述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且转换器与根组件通信连接，该装置包括：确定单元，被配置成响应于接收到转换器发送的待处理信息，确定待处理信息中是否包含需要本地处理的信息；处理单元，被配置成响应于确定待处理信息中包含需要本地处理的信息，对需要本地处理的信息进行处理。
第七方面，本申请实施例提供了一种信息处理装置，应用于如第一方面中描述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且至少两个芯片中的芯片与根组件通信连接，该装置包括：确定单元，被配置成响应于接收到根组件发送的待处理信息，确定待处理信息中是否包括需要下发的信息；下发单元，被配置成响应于确定待处理信息中包括需要下发的信息，将待处理信息中需要下发的信息下发至转换器。
第八方面，本申请实施例提供了一种电子设备，包括：存储装置和至少一个如第一方面中任一实现方式描述的信息处理系统。
第九方面，本申请实施例提供了一种计算机可读介质，其上存储有计算机程序，其中，程序被处理器执行时实现如第二方面至第四方面中任一实现方式描述的任一的方法。
本申请实施例提供的信息处理系统和方法，通过设置至少两个芯片可以增加运算能力，提高运算速度。此外，至少两个芯片以级联方式连接或与转换器连接提供了多种连接方式，可以满足不同的需求。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是本申请的一个实施例可以应用于其中的示例性系统架构图；
图2是本申请的一个实施例可以应用其中的又一个示例性系统架构图；
图3是根据本申请的信息处理方法的一个实施例的流程图；
图4是根据本申请的信息处理方法的又一个实施例的流程图；
图5是根据本申请的信息处理方法的又一个实施例的流程图；
图6是根据本申请的信息处理装置的一个实施例的流程图；
图7是根据本申请的信息处理装置的又一个实施例的流程图；
图8是根据本申请的信息处理装置的又一个实施例的流程图；
图9是适于用来实现本申请实施例的电子设备的系统的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1示出了可以应用本申请实施例的信息处理系统或信息处理方法的示例性系统架构100。
如图1所示，系统架构100可以包括根组件101和芯片102、103。其中，根组件(RC，Root Complex)101可以是采用PCIe连接的系统结构下的组件。需要说明的是，PCIe是一种高速串行计算机扩展总线标准，被广泛应用于电子设备中。作为示例，采用PCIe连接的系统结构可以为树形拓扑结构。根组件101可以是处于根节点位置的组件。作为示例，根组件可以是计算机内部的组件，例如，中央处理器(CPU，Central Processing Unit)。作为示例，根组件也可以是网络拓扑结构中的主机，例如，服务器。芯片102、103可以是支持各种运算的集成电路。
芯片102、103上可以设置有两个PCIe接口。其中，每个PCIe接口可以与根组件连接，也可以与终端设备(EP，End point)(例如，其他芯片)连接。从而可以通过PCIe接口实现芯片级联。作为示例，芯片102的一个PCIe接口与根组件101连接。芯片102的另一个PCIe接口与芯片103的一个PCIe接口连接。
继续参考图2，示出了可以应用本申请实施例的信息处理系统或信息处理方法的又一个示例性系统架构200。
如图2所示，系统架构200可以包括根组件201，芯片202、203、204和转换器205。其中，转换器205可以是一种拓展设备，可以将一个PCIe接口拓展为多个PCIe接口。此外，转换器205还可以为连接的设备(例如，芯片)提供路由和转发服务。因此，可以通过转换器205实现多个芯片的互连。作为示例，芯片202的一个PCIe接口与根组件201连接。芯片202的另一个PCIe接口与转换器205连接。芯片203、204分别通过各自的一个PCIe接口与转换器205连接。
需要说明的是，转换器可以是硬件，也可以是软件。当转换器为硬件时，可以是支持PCIe接口拓展的各种电子设备。当转换器为软件时，可以安装在各种电子设备中。其可以实现成多个软件或软件模块，也可以实现成单个软件或软件模块。在此不做具体限定。
需要说明的是，本申请实施例所提供的信息处理方法一般由芯片执行。相应的，信息处理装置一般设置于芯片中。
应该理解，图1和图2中的根组件、芯片的数目仅仅是示意性的。根据实现需要，可以具有任意数目的根组件、芯片。此外，采用图2的连接方式连接时，根据实现需要，也可以具有任意数目的转换器。此外，实践中，可以根据实际需要，同时采用图1和图2所示的连接方式。
从图1和图2可以看出，本申请的实施例提供的信息处理系统，通过设置至少两个芯片，可以增加运算能力，提高运算速度。此外，至少两个芯片以级联方式连接或与转换器连接提供了多种连接方式，可以满足不同的需求。
继续参考图3，示出了根据本申请的信息处理方法的一个实施例的流程300。该信息处理方法可以应用于图1所示的系统架构中，该方法包括以下步骤：
步骤301，响应于接收到根组件或级联方式下的上级芯片下发的待处理信息，确定待处理信息中是否包含需要下级芯片处理的信息。
在本实施例中，信息处理方法的执行主体(例如图1所示的芯片102)响应于接收到根组件下发的待处理信息，确定待处理信息中是否包括需要下级芯片(例如图1所示的芯片103)处理的信息。
需要说明的是，该信息处理方法的执行主体不限于与根组件直接连接的芯片。作为示例，该信息处理方法的执行主体也可以是图1所示的芯片103。此时，执行主体可以接收上级芯片(例如图1所示的芯片102)下发的待处理信息，以及确定待处理信息中是否包含需要下级芯片(图1中未示出)处理的信息。
需要说明的是，实践中，系统的拓扑结构(芯片的个数、连接方式等)可以预先存储于上述根组件中。因此，待处理信息中可以包括多个子信息、以及处理每个子信息的芯片的标识。由此，拓扑结构中的芯片可以通过识别标识以确定待处理信息中是否包括需要下级芯片处理的信息。
步骤302，响应于确定待处理信息中包含需要下级芯片处理的信息，将需要下级芯片处理的信息发送至下级芯片。
在本实施例中，上述执行主体可以在步骤301的基础上，确定待处理信息中包含需要下级芯片处理的信息，以及将需要下级芯片处理的信息发送至下级芯片。
本申请的上述实施例提供的方法，通过级联方式连接多个芯片，可以将计算任务分配到各个芯片，从而提高计算速度。
进一步参考图4，其示出了根据本申请的信息处理方法的一个实施例的流程400。该信息处理方法可以应用于图2所示的系统架构中，该方法包括以下步骤：
步骤401，响应于接收到转换器发送的待处理信息，确定待处理信息中是否包含需要本地处理的信息。
在本实施例中，信息处理方法的执行主体(例如图2所示的芯片203、204)响应于接收到转换器发送的待处理信息，可以确定待处理信息中是否包含需要本地处理的信息。具体来说，系统的拓扑结构(芯片的个数、连接方式等)可以预先存储于上述根组件中。因此，待处理信息中可以包括多个子信息、以及处理每个子信息的芯片的标识。由此，上述执行主体可以通过识别标识以确定待处理信息中是否包含需要本地处理的信息。
步骤402，响应于确定待处理信息中包含需要本地处理的信息，对需要本地处理的信息进行处理。
在本实施例中，上述执行主体在步骤401的基础上，可以确定待处理信息中是否包含需要本地处理的信息，以及对需要本地处理的信息进行处理。
与图3对应的实施例相比，本申请的上述实施例提供的方法，通过转换器连接各个芯片，从而拓展了PCIe接口，提高了任务的处理效率。
进一步参考图5，其示出了根据本申请的信息处理方法的一个实施例的流程500。该信息处理方法可以应用于图2所示的系统架构中，该方法包括以下步骤：
步骤501，响应于接收到根组件发送的待处理信息，确定待处理信息中是否包括需要下发的信息。
在本实施例中，信息处理方法的执行主体(例如图2所示的芯片202)响应于接收到根组件发送的待处理信息，可以确定待处理信息中是否包括需要下发的信息。其中，具体的确定方法与图3对应的实施例中描述的方法类似，在此不再赘述。
步骤502，响应于确定待处理信息中包括需要下发的信息，将待处理信息中需要下发的信息下发至转换器。
在本实施例中，上述执行主体响应于确定待处理信息中包括需要下发的信息，将待处理信息中需要下发的信息下发至转换器。
与图3对应的实施例相比，本申请的上述实施例提供的方法，通过转换器连接各个芯片，从而拓展了PCIe接口，提高了任务的处理效率。
进一步参考图6，作为对上述图3所示方法的实现，本申请提供了一种信息处理装置的一个实施例，该装置实施例与图3所示的实施例相对应，该装置具体可以应用于各种电子设备中。
如图6所示，本实施例的信息处理装置600包括：确定单元601和下发单元602。其中，确定单元601被配置成响应于接收到根组件或级联方式下的上级芯片下发的待处理信息，确定待处理信息中是否包含需要下级芯片处理的信息。下发单元602被配置成响应于确定待处理信息中包含需要下级芯片处理的信息，将需要下级芯片处理的信息发送至下级芯片。
本实施例中，信息处理装置600中的确定单元601和下发单元602的具体实现及其所带来的技术效果与图3对应的实施例类似，在此不再赘述。
进一步参考图7，作为对上述图4所示方法的实现，本申请提供了一种信息处理装置的一个实施例，该装置实施例与图4所示的实施例相对应，该装置具体可以应用于各种电子设备中。
如图7所示，本实施例的信息处理装置700包括：确定单元701和处理单元702。其中，确定单元701被配置成响应于接收到转换器发送的待处理信息，确定待处理信息中是否包含需要本地处理的信息。处理单元702被配置成响应于确定待处理信息中包含需要本地处理的信息，对需要本地处理的信息进行处理。
本实施例中，信息处理装置700中的定单元701和处理单元702的具体实现及其所带来的技术效果与图4对应的实施例类似，在此不再赘述。
进一步参考图8，作为对上述图5所示方法的实现，本申请提供了一种信息处理装置的一个实施例，该装置实施例与图5所示的实施例相对应，该装置具体可以应用于各种电子设备中。
如图8所示，本申请实施例的信息处理装置800包括：确定单元801和下发单元802。其中，确定单元801被配置成响应于接收到根组件发送的待处理信息，确定待处理信息中是否包括需要下发的信息。下发单元802被配置成响应于确定待处理信息中包括需要下发的信息，将待处理信息中需要下发的信息下发至转换器。
本实施例中，信息处理装置800中的确定单元801和下发单元802的具体实现及其所带来的技术效果与图5对应的实施例类似，在此不再赘述。
进一步参考图9，其示出了始于用来实现本申请实施例的电子设备的系统示意图。图9示出的电子设备仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。
如图9所示，电子设备的系统900包括中央处理单元(CPU)901，其可以根据存储在只读存储器(ROM)902中的程序或者从存储部分908加载到随机访问存储器(RAM)903中的程序而执行各种适当的动作和处理。在RAM 903中，还存储有系统900操作所需的各种程序和数据。CPU 901也可以通过芯片912进行数据的处理分析。CPU 901、ROM 902、RAM 903以及芯片912通过PCIe总线904彼此相连。输入/输出(I/O)接口905也连接至PCIe总线904。需要说明的是，在本实施例中，信息处理系统包括：CPU901和芯片912。
以下部件连接至I/O接口905：包括触摸屏、按键、鼠标、麦克风、摄像头等的输入部分906；包括诸如液晶显示器(LCD)等以及扬声器等的输出部分907；包括硬盘等的存储部分908；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分909。通信部分909经由诸如因特网的网络执行通信处理。驱动器910也根据需要连接至I/O接口905。可拆卸介质911，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器910上，以便于从其上读出的计算机程序根据需要被安装入存储部分908。
特别地，根据本申请公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本申请公开的实施例可以包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序。该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分909从网络上被下载和安装，和/或从可拆卸介质911被安装。在该计算机程序被芯片912执行时，执行本申请的方法中限定的上述功能。
需要说明的是，本申请所述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
可以理解的是，附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本申请实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元也可以设置在处理器中，例如，可以描述为：一种处理器包括确定单元和下发单元。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定，例如，下发单元还可以被描述为“信息下发单元”。
作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备执行上述各实施例描述的方法。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (9)

1.一种信息处理系统，包括根组件和至少两个芯片，其中：
所述至少两个芯片中的芯片上设有两个高速串行计算机扩展总线标准PCIe接口；
所述至少两个芯片通过PCIe接口以级联方式连接，并且所述至少两个芯片中的芯片与所述根组件通信连接；或者，所述至少两个芯片通过PCIe接口与转换器连接，并且所述至少两个芯片中的芯片或所述转换器与所述根组件通信连接。
2.一种信息处理方法，应用于如权利要求1所述的信息处理系统，其中，至少两个芯片通过PCIe接口以级联方式连接，并且所述至少两个芯片中的芯片与根组件通信连接，所述方法包括：
响应于接收到根组件或级联方式下的上级芯片下发的待处理信息，确定所述待处理信息中是否包含需要下级芯片处理的信息；
响应于确定所述待处理信息中包含需要下级芯片处理的信息，将需要下级芯片处理的信息发送至下级芯片。
3.一种信息处理方法，应用于如权利要求1所述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且所述转换器与所述根组件通信连接，所述方法包括：
响应于接收到所述转换器发送的待处理信息，确定所述待处理信息中是否包含需要本地处理的信息；
响应于确定所述待处理信息中包含需要本地处理的信息，对需要本地处理的信息进行处理。
4.一种信息处理方法，应用于如权利要求1所述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且所述至少两个芯片中的芯片与所述根组件通信连接，所述方法包括：
响应于接收到所述根组件发送的待处理信息，确定所述待处理信息中是否包括需要下发的信息；
响应于确定所述待处理信息中包括需要下发的信息，将所述待处理信息中需要下发的信息下发至所述转换器。
5.一种信息处理装置，应用于如权利要求1所述的信息处理系统，其中，至少两个芯片通过PCIe接口以级联方式连接，并且所述至少两个芯片中的芯片与根组件通信连接，所述装置包括：
确定单元，被配置成响应于接收到根组件或级联方式下的上级芯片下发的待处理信息，确定所述待处理信息中是否包含需要下级芯片处理的信息；
下发单元，被配置成响应于确定所述待处理信息中包含需要下级芯片处理的信息，将需要下级芯片处理的信息发送至下级芯片。
6.一种信息处理装置，应用于如权利要求1所述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且所述转换器与所述根组件通信连接，所述装置包括：
确定单元，被配置成响应于接收到所述转换器发送的待处理信息，确定所述待处理信息中是否包含需要本地处理的信息；
处理单元，被配置成响应于确定所述待处理信息中包含需要本地处理的信息，对需要本地处理的信息进行处理。
7.一种信息处理装置，应用于如权利要求1所述的信息处理系统，其中，至少两个芯片通过PCIe接口与转换器连接，并且所述至少两个芯片中的芯片与所述根组件通信连接，所述装置包括：
确定单元，被配置成响应于接收到所述根组件发送的待处理信息，确定所述待处理信息中是否包括需要下发的信息；
下发单元，被配置成响应于确定所述待处理信息中包括需要下发的信息，将所述待处理信息中需要下发的信息下发至所述转换器。
8.一种电子设备，包括：存储装置和至少一个如权利要求1所述的信息处理系统。
9.一种计算机可读介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如权利要求2-4中任一所述的方法。
CN201810908685.8A 2018-08-10 2018-08-10 信息处理系统和方法 Pending CN110825664A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810908685.8A CN110825664A (zh) 2018-08-10 2018-08-10 信息处理系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810908685.8A CN110825664A (zh) 2018-08-10 2018-08-10 信息处理系统和方法

Publications (1)

Publication Number Publication Date
CN110825664A true CN110825664A (zh) 2020-02-21

Family

ID=69541138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810908685.8A Pending CN110825664A (zh) 2018-08-10 2018-08-10 信息处理系统和方法

Country Status (1)

Country Link
CN (1) CN110825664A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111897398A (zh) * 2020-08-11 2020-11-06 曙光信息产业(北京)有限公司 一种异构计算扩展装置及电子设备
CN115904418A (zh) * 2023-02-23 2023-04-04 南京芯驰半导体科技有限公司 一种pcie级联芯片固件烧录的系统和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541804A (zh) * 2011-12-26 2012-07-04 中国人民解放军信息工程大学 一种异构系统中多gpu互连体系结构
CN202443357U (zh) * 2011-12-31 2012-09-19 深圳市信步科技有限公司 一种具有对等通信功能的多pcie信号接口主板
CN105045350A (zh) * 2015-07-13 2015-11-11 浪潮电子信息产业股份有限公司 一种pcie扩展方法及pcie扩展系统
CN205983537U (zh) * 2016-05-11 2017-02-22 北京比特大陆科技有限公司 数据处理装置和系统、服务器
CN207503223U (zh) * 2017-11-28 2018-06-15 北京比特大陆科技有限公司 一种运算芯片及相应的电路板
CN108255756A (zh) * 2017-12-12 2018-07-06 深圳比特微电子科技有限公司 一种多芯片串联通信系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541804A (zh) * 2011-12-26 2012-07-04 中国人民解放军信息工程大学 一种异构系统中多gpu互连体系结构
CN202443357U (zh) * 2011-12-31 2012-09-19 深圳市信步科技有限公司 一种具有对等通信功能的多pcie信号接口主板
CN105045350A (zh) * 2015-07-13 2015-11-11 浪潮电子信息产业股份有限公司 一种pcie扩展方法及pcie扩展系统
CN205983537U (zh) * 2016-05-11 2017-02-22 北京比特大陆科技有限公司 数据处理装置和系统、服务器
CN207503223U (zh) * 2017-11-28 2018-06-15 北京比特大陆科技有限公司 一种运算芯片及相应的电路板
CN108255756A (zh) * 2017-12-12 2018-07-06 深圳比特微电子科技有限公司 一种多芯片串联通信系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111897398A (zh) * 2020-08-11 2020-11-06 曙光信息产业(北京)有限公司 一种异构计算扩展装置及电子设备
CN115904418A (zh) * 2023-02-23 2023-04-04 南京芯驰半导体科技有限公司 一种pcie级联芯片固件烧录的系统和方法

Similar Documents

Publication Publication Date Title
JP7012689B2 (ja) コマンド実行方法及び装置
CN111859775B (zh) 加速深度学习推断的软硬件协同设计
CN111985831A (zh) 云计算资源的调度方法、装置、计算机设备及存储介质
CN110391938A (zh) 用于部署服务的方法和装置
CN102497432A (zh) 一种多路径访问i/o设备的方法、i/o多路径管理器及系统
CN110825664A (zh) 信息处理系统和方法
CN109165723B (zh) 用于处理数据的方法和装置
CN113722055A (zh) 数据处理方法、装置、电子设备和计算机可读介质
CN111274193A (zh) 数据处理装置及方法
CN111858109B (zh) 互斥逻辑的验证方法、装置、设备及存储介质
CN110825461B (zh) 数据处理方法和装置
KR20200018238A (ko) 정보 처리 방법 및 처리 장치
CN110825920B (zh) 数据处理方法和装置
CN108984426B (zh) 用于处理数据的方法和装置
CN113204426A (zh) 资源池的任务处理方法及相关设备
US8495033B2 (en) Data processing
CN113760254A (zh) 数据模型生成方法、装置、电子设备和计算机可读介质
CN112527454A (zh) 容器组调度方法、装置、电子设备和计算机可读介质
CN111078596A (zh) Flash芯片控制方法、设备、系统及可读存储介质
CN117971526B (zh) 中断触发设备确定方法和装置
CN114302431B (zh) 网元配置方法、装置、电子设备及存储介质
CN112379939B (zh) 嵌入式操作系统数据动态加载实现方法、系统、存储介质
CN115168965A (zh) 智能楼栋拼装方法及装置
CN114841615A (zh) 配件机器人的任务进度的生成方法及装置
CN116974957A (zh) 系统保护电路、芯片系统、复位方法、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210929

Address after: Baidu building, No. 10, Shangdi 10th Street, Haidian District, Beijing 100086

Applicant after: Kunlun core (Beijing) Technology Co.,Ltd.

Address before: 2 / F, baidu building, 10 Shangdi 10th Street, Haidian District, Beijing 100085

Applicant before: BEIJING BAIDU NETCOM SCIENCE AND TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221

RJ01 Rejection of invention patent application after publication