KR20200018238A - 정보 처리 방법 및 처리 장치 - Google Patents

정보 처리 방법 및 처리 장치 Download PDF

Info

Publication number
KR20200018238A
KR20200018238A KR1020190083275A KR20190083275A KR20200018238A KR 20200018238 A KR20200018238 A KR 20200018238A KR 1020190083275 A KR1020190083275 A KR 1020190083275A KR 20190083275 A KR20190083275 A KR 20190083275A KR 20200018238 A KR20200018238 A KR 20200018238A
Authority
KR
South Korea
Prior art keywords
processing
output
valid
processing result
results
Prior art date
Application number
KR1020190083275A
Other languages
English (en)
Other versions
KR102238025B1 (ko
Inventor
지안 오우양
Original Assignee
베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. filed Critical 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디.
Publication of KR20200018238A publication Critical patent/KR20200018238A/ko
Application granted granted Critical
Publication of KR102238025B1 publication Critical patent/KR102238025B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30061—Multi-way branch instructions, e.g. CASE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Image Processing (AREA)

Abstract

본 출원의 실시예는 정보 처리 방법 및 처리 장치를 개시한다. 상기 처리 장치는 연산 로직 유닛, 바이패스 유닛, 대기열 유닛, 멀티플렉서 및 레지스터 파일을 포함한다. 상기 바이패스 유닛은 데이터 처리 서브 유닛을 포함한다. 상기 데이터 처리 서브 유닛은, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 상기 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 상기 멀티플렉서에 확정한 처리 결과를 출력하고, 상기 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 상기 대기열 유닛에 출력하도록 구성된다. 상기 멀티플렉서는, 상기 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하도록 구성된다. 본 출원의 실시예는 바이패스 유닛을 통해 처리 장치에서의 처리 결과 캐싱 과정을 줄임으로써, 처리 장치의 처리 효율을 향상시킬 수 있다.

Description

정보 처리 방법 및 처리 장치{INFORMATION PROCESSING METHOD AND PROCESSING APPARATUS}
본 출원의 실시예는 컴퓨터 기술 분야에 관한 것으로, 구체적으로는 인터넷 기술 분야에 관한 것이며, 특히는 정보 처리 방법 및 처리 장치에 관한 것이다.
처리 장치로 데이터 처리를 진행할 경우, 연산 로직 유닛의 처리 결과는 통상적으로 선입선출 대기열에 기입되어 캐싱된다. 처리 결과의 기입은 흔히 일정의 시간을 소모하게 되고, 후속적으로 다시 판독함에 있어서도 마찬가지로 상대적으로 긴 시간을 소모하게 되어, 프로그램 실행의 효율에 영향을 미치게 된다.
본 출원의 실시예는 정보 처리 방법 및 처리 장치를 제공한다.
제1 양태에 있어서, 본 출원의 실시예는 처리 장치를 제공한다. 처리 장치는 연산 로직 유닛, 바이패스 유닛, 대기열 유닛, 멀티플렉서 및 레지스터 파일을 포함하고, 바이패스 유닛은 데이터 처리 서브 유닛을 포함하며, 데이터 처리 서브 유닛은, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 멀티플렉서에 확정한 처리 결과를 출력하고, 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 대기열 유닛에 출력하도록 구성되되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨(high level)의 인에이블 신호 또는 로우 레벨(low level)의 인에이블 신호를 포함하며, 멀티플렉서는, 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하도록 구성되되, 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 대기열 유닛에서 출력한 유효한 처리 결과를 포함한다.
일부 실시예에 있어서, 바이패스 유닛은 바이패스 출력 서브 유닛을 더 포함하고, 데이터 처리 서브 유닛은 수량 확정 모듈, 다중 입력 처리 모듈을 포함하고, 수량 확정 모듈은, 하나의 클럭 사이클 내에 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하고, 수량이 2 이상인 것으로 확정되면, 다중 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하도록 구성되며, 다중 입력 처리 모듈은, 기정의 우선 순위에 따라 적어도 2개의 처리 결과로부터 적어도 2개의 유효한 처리 결과를 확정하고, 적어도 2개의 유효한 처리 결과로부터 우선 순위가 가장 높은 처리 결과를 확정하여 바이패스 출력 서브 유닛에 출력하도록 구성된다.
일부 실시예에 있어서, 데이터 처리 서브 유닛은 단일 입력 처리 모듈을 더 포함하고, 수량 확정 모듈은, 수량이 1인 것으로 확정되면, 단일 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하도록 더 구성되고, 단일 입력 처리 모듈은, 적어도 2개의 처리 결과로부터 하나의 유효한 처리 결과를 확정하고, 바이패스 출력 서브 유닛에 하나의 유효한 처리 결과를 출력하도록 구성된다.
일부 실시예에 있어서, 바이패스 유닛은 메인 출력 서브 유닛을 더 포함하고, 대기열 유닛은 선입선출 대기열 유닛을 포함하고, 다중 입력 처리 모듈은, 적어도 2개의 유효한 처리 결과 중 우선 순위가 가장 높은 처리 결과 이외의 기타 처리 결과를 메인 출력 서브 유닛에 출력하도록 더 구성되고, 메인 출력 서브 유닛은, 선입선출 대기열 유닛에 기타 처리 결과를 출력하도록 구성되고, 선입선출 대기열 유닛은, 기타 처리 결과를 캐싱하여, 멀티플렉서에 기타 처리 결과를 출력하도록 구성된다.
일부 실시예에 있어서, 멀티플렉서는, 각각의 선입선출 대기열 유닛에서 출력한 처리 결과 및 바이패스 출력 서브 유닛에서 출력한 처리 결과를 레지스터 파일에 순차적으로 출력하도록 더 구성되고, 바이패스 출력 서브 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위가 가장 높고, 상이한 선입선출 대기열 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위는 상이하다.
일부 실시예에 있어서, 수량 확정 모듈은, 가산기를 이용하여 적어도 2개의 처리 결과 중 제1 레벨의 인에이블 신호에 대해 누진 가산(또는 누산; accumulate)을 진행하여, 제1 레벨의 인에이블 신호의 수량을 획득하고, 제1 레벨의 인에이블 신호의 수량에 따라 유효한 처리 결과의 수량을 확정하도록 더 구성되되, 제1 레벨은 하이 레벨 또는 로우 레벨이다.
일부 실시예에 있어서, 단일 입력 처리 모듈 및 다중 입력 처리 모듈은 다단식 멀티플렉서를 포함하고, 다단식 멀티플렉서는 적어도 2개의 처리 결과로부터 유효한 처리 결과를 확정하도록 구성된다.
제2 양태에 있어서, 본 출원의 실시예는 상술한 임의의 한 항에 따른 처리 장치를 포함하는 칩을 제공한다.
제3 양태에 있어서, 본 출원의 실시예는 처리 장치의 정보 처리 방법을 제공한다. 상기 처리 장치는 연산 로직 유닛, 바이패스 유닛, 대기열 유닛, 멀티플렉서 및 레지스터 파일을 포함하고, 바이패스 유닛은 데이터 처리 서브 유닛을 포함하며, 상기 방법은, 데이터 처리 서브 유닛으로 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 멀티플렉서에 확정한 처리 결과를 출력하고, 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 대기열 유닛에 출력하되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨의 인에이블 신호 또는 로우 레벨의 인에이블 신호를 포함하는 단계와, 멀티플렉서로 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하되, 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 대기열 유닛에서 출력한 유효한 처리 결과를 포함하는 단계를 포함한다.
일부 실시예에 있어서, 바이패스 유닛은 바이패스 출력 서브 유닛을 더 포함하고, 데이터 처리 서브 유닛은 수량 확정 모듈, 다중 입력 처리 모듈을 포함하고, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하는 단계는, 수량 확정 모듈로 하나의 클럭 사이클 내에 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하고, 수량이 2 이상인 것으로 확정되면, 다중 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하는 단계와, 다중 입력 처리 모듈로 기정의 우선 순위에 따라 적어도 2개의 처리 결과로부터 적어도 2개의 유효한 처리 결과를 확정하고, 적어도 2개의 유효한 처리 결과로부터 우선 순위가 가장 높은 처리 결과를 확정하여 바이패스 출력 서브 유닛에 출력하는 단계를 포함한다.
일부 실시예에 있어서, 데이터 처리 서브 유닛은 단일 입력 처리 모듈을 더 포함하고, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하는 단계는, 수량 확정 모듈로 수량이 1인 것으로 확정되면, 단일 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하는 단계와, 단일 입력 처리 모듈로 적어도 2개의 처리 결과로부터 하나의 유효한 처리 결과를 확정하고, 바이패스 출력 서브 유닛에 하나의 유효한 처리 결과를 출력하는 단계를 더 포함한다.
일부 실시예에 있어서, 바이패스 유닛은 메인 출력 서브 유닛을 더 포함하고, 대기열 유닛은 선입선출 대기열 유닛을 포함하고, 상기 정보 처리 방법은, 다중 입력 처리 모듈로 적어도 2개의 유효한 처리 결과 중 우선 순위가 가장 높은 처리 결과 이외의 기타 처리 결과를 메인 출력 서브 유닛에 출력하는 단계와, 메인 출력 서브 유닛으로 선입선출 대기열 유닛에 기타 처리 결과를 출력하는 단계와, 선입선출 대기열 유닛으로 기타 처리 결과를 캐싱하여, 멀티플렉서에 기타 처리 결과를 출력하는 단계를 더 포함한다.
일부 실시예에 있어서, 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하는 단계는, 멀티플렉서로 각각의 선입선출 대기열 유닛에서 출력한 처리 결과 및 바이패스 출력 서브 유닛에서 출력한 처리 결과를 레지스터 파일에 순차적으로 출력하는 단계를 포함하되, 바이패스 출력 서브 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위가 가장 높고, 상이한 선입선출 대기열 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위는 상이하다.
일부 실시예에 있어서, 하나의 클럭 사이클 내에 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하는 단계는, 수량 확정 모듈로 가산기를 이용하여 적어도 2개의 처리 결과 중 제1 레벨의 인에이블 신호에 대해 누진 가산을 진행하여, 제1 레벨의 인에이블 신호의 수량을 획득하고, 제1 레벨의 인에이블 신호의 수량에 따라 유효한 처리 결과의 수량을 확정하는 단계를 포함하되, 제1 레벨은 하이 레벨 또는 로우 레벨이다.
일부 실시예에 있어서, 단일 입력 처리 모듈 및 다중 입력 처리 모듈은 다단식 멀티플렉서를 포함하고, 다단식 멀티플렉서는 적어도 2개의 처리 결과로부터 유효한 처리 결과를 확정하도록 구성된다.
제4 양태에 있어서, 본 출원의 실시예는 전자 장치를 제공하며, 전자 장치는 하나 또는 다수의 처리 장치 및 하나 또는 다수의 프로그램을 저장하기 위한 저장 장치를 포함하고, 하나 또는 다수의 프로그램이 하나 또는 다수의 처리 장치에 의해 실행될 경우, 하나 또는 다수의 처리 장치에 의해 처리 장치의 정보 처리 방법 중 임의의 하나의 실시예에 따른 방법을 구현하도록 한다.
제5 양태에 있어서, 본 출원의 실시예는 컴퓨터 프로그램이 저장된 컴퓨터 판독 가능한 저장 매체를 제공하며, 해당 프로그램이 처리 장치에 의해 실행될 경우, 처리 장치의 정보 처리 방법 중 임의의 하나의 실시예에 따른 방법이 구현된다.
본 출원의 실시예에서 제공하는 처리 장치 방안에 있어서, 처리 장치는 연산 로직 유닛, 바이패스 유닛, 대기열 유닛, 멀티플렉서 및 레지스터 파일을 포함하고, 바이패스 유닛은 데이터 처리 서브 유닛을 포함한다. 해당 방안에 있어서, 데이터 처리 서브 유닛은, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 멀티플렉서에 확정한 처리 결과를 출력하고, 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 대기열 유닛에 출력하도록 구성되되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨의 인에이블 신호 또는 로우 레벨의 인에이블 신호를 포함한다. 멀티플렉서는, 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하도록 구성되되, 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 대기열 유닛에서 출력한 유효한 처리 결과를 포함한다. 본 출원의 실시예는 바이패스 유닛을 통해 처리 장치에서의 처리 결과의 캐싱 과정을 줄임으로써, 처리 장치의 처리 효율을 향상시킬 수 있다. 아울러, 후속적으로 처리 결과에 대해 이용하기에 편리하도록, 바이패스 유닛을 이용하여 유효한 처리 결과를 선택하고, 무효한 처리 결과의 간섭을 감소시킨다.
본 출원의 기타 특징, 과제 및 이점들은 아래의 첨부된 도면들을 참조하여 진행한 비 한정적인 실시예들에 대한 상세한 설명으로부터 명확해 질 것이다.
도 1은 본 출원에 따른 처리 장치의 일 실시예의 예시적 구성도이다.
도 2는 본 출원에 따른 단일 입력 처리 모듈의 회로 구조의 일 실시예의 예시적 구성도이다.
도 3은 본 출원에 따른 다중 입력 처리 모듈의 회로 구조의 일 실시예의 예시적 구성도이다.
도 4는 본 출원에 따른 처리 장치의 또 하나의 실시예의 예시적 구성도이다.
도 5는 본 출원에 따른 처리 장치의 정보 처리 방법의 일 실시예의 흐름도이다.
도 6은 본 출원의 실시예의 전자 장치를 구현하기에 적합한 컴퓨터 시스템의 예시적 구성도이다.
이하, 첨부된 도면 및 실시예들을 결부하여 본 출원에 대한 보다 상세한 설명을 진행하기로 한다. 여기에 설명되는 구체적인 실시예들은 단지 관련된 발명을 해석하기 위한 것일 뿐, 해당 발명을 한정하기 위한 것이 아님을 이해할 수 있을 것이다. 또한, 설명의 편의를 위해 첨부된 도면에는 단지 관련 발명에 관한 부분만이 도시된다.
본 출원의 실시예 및 실시예 중의 특징들은 모순되지 않는 한 서로 조합될 수 있다. 이하, 첨부된 도면을 참조하고 실시예들을 결부하여 본 출원에 대한 상세한 설명을 진행하기로 한다.
도 1을 참조하면, 본 출원에 따른 처리 장치의 일 실시예를 나타낸다. 해당 처리 장치는 연산 로직 유닛(arithmetic and logic unit, ALU), 바이패스 유닛, 대기열 유닛, 멀티플렉서(multiplexer, MUX) 및 레지스터 파일(Register file)을 포함하고, 바이패스 유닛은 데이터 처리 서브 유닛을 포함한다.
데이터 처리 서브 유닛은, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 멀티플렉서에 확정한 처리 결과를 출력하고, 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 대기열 유닛에 출력하도록 구성되되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨의 인에이블 신호 또는 로우 레벨의 인에이블 신호를 포함한다.
본 실시예에 있어서, 바이패스 유닛 중의 데이터 처리 서브 유닛은 연산 로직 유닛에서 출력한 하나 또는 다수의 유효한 처리 결과를 획득하고, 이로부터 하나의 처리 결과를 확정하여 멀티플렉서에 확정한 처리 결과를 출력할 수 있다. 처리 결과의 수량이 1 이상일 경우, 확정한 처리 결과 이외의 처리 결과가 수신된 이후, 대기열 유닛은 이미 설정된 선후 출력 규칙(예컨대, 선입선출)에 따라 멀티플렉서에 처리 결과를 출력한다.
여기서, 데이터 처리 서브 유닛으로 멀티플렉서에 처리 결과를 출력함에 있어서, 멀티플렉서에 직접적으로 출력하는 방식을 이용할 수도 있고, 릴레이 포인트를 통해 멀티플렉서에 전달할 수도 있으며, 예컨대, 출력을 위한 서브 유닛을 통해 출력을 진행할 수 있다. 여기서, 획득된 유효한 처리 결과는 직접적으로 로컬 또는 연산 로직 유닛에서 획득된 것일 수 있으며, 레벨의 높고 낮음을 기반으로 선택 등의 방식을 통해 획득한 것일 수도 있다.
처리 결과는 인에이블 신호를 포함하고, 인에이블 신호는 처리 결과가 유효한지 여부를 표명하기 위한 것일 수 있다. 연산 로직 유닛에서 출력한 유효한 처리 결과는 하이 레벨(high level)의 인에이블 신호이거나 로우 레벨(low level)의 인에이블 신호일 수 있다. 또한, 처리 결과는 연산 로직 유닛의 연산을 통해 획득한 데이터를 포함하기도 한다.
실천에 있어서, 다양한 방식을 이용하여 하나의 처리 결과를 확정할 수 있다. 예를 들어, 생성 시간이 앞선 처리 결과를 선택할 수 있다. 기정의 우선 순위가 가장 높은 처리 결과를 선택할 수도 있다. 예를 들어, 사전에 각 연산 로직 유닛에 대해 우선 순위를 설정하고, 연산 로직 유닛에서 출력한 우선 순위가 가장 높은 처리 결과를 우선 순위가 가장 높은 처리 결과로 이용할 수 있다.
상기 연산 로직 유닛은 하나의 단일의 연산 로직 유닛일 수 있고, 다수의 연산 로직 유닛의 집합일 수도 있다. 상기 대기열 유닛은 하나의 단일의 대기열 유닛일 수 있고, 다수의 대기열 유닛의 집합일 수도 있으며, 예컨대, 대기열 유닛이 선입선출 대기열 유닛일 경우, 대기열 유닛은 다수의 선입선출 대기열 유닛을 포함할 수 있다.
상기 멀티플렉서는 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하도록 구성되되, 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 대기열 유닛에서 출력한 유효한 처리 결과를 포함한다.
본 실시예에 있어서, 멀티플렉서는 하나 이상의 유효한 처리 결과로부터 하나의 처리 결과를 선택하여, 레지스터 파일에 출력할 수 있다. 하나 이상의 처리 결과는 바이패스 유닛에서 상기 멀티플렉서에 직접적으로 입력한 상기 확정한 처리 결과를 포함할 수 있다. 또한, 하나 이상의 처리 결과는 바이패스 유닛에 직접적으로 입력하는 방식 이외의 기타의 방식으로 획득한 처리 결과를 포함할 수도 있다. 예를 들어, 하나 이상의 처리 결과는 처리 장치의 대기열 유닛에서 상기 멀티플렉서에 입력한 유효한 처리 결과를 포함할 수 있다. 예컨대, 여기의 대기열 유닛은 선입선출 대기열 유닛 또는 후입선출 대기열 유닛 등일 수 있다.
구체적으로, 멀티플렉서는 다양한 방식을 이용하여 하나의 처리 결과를 선택할 수 있다. 예컨대, 생성 시간이 앞선 처리 결과를 선택할 수 있으며, 우선 순위가 가장 높은 처리 결과를 선택할 수도 있다. 우선 순위를 이용하여 선택을 진행할 경우, 사전에 상기 멀티플렉서에 유효한 처리 결과를 출력하는 각 유닛의 우선 순위의 순서를 설정할 수 있다. 이어서, 처리 결과를 출력하는 유닛의 우선 순위에 따라 우선 순위가 가장 높은 처리 결과를 선택한다.
본 출원의 처리 장치는 다양한 칩에 적용될 수 있다.
본 실시예는 바이패스 유닛을 통해 처리 장치에서의 처리 결과의 캐싱 과정을 줄임으로써, 처리 장치의 처리 효율을 향상시킬 수 있다. 아울러, 후속적으로 처리 결과에 대해 이용하기에 편리하도록, 바이패스 유닛을 이용하여 유효한 처리 결과를 선택하고, 무효한 처리 결과의 간섭을 감소시킨다.
나아가, 상술한 각 도면에 도시된 방법에 대한 구현으로서, 본 출원은 처리 장치의 또 하나의 실시예를 제출한다. 해당 처리 장치의 바이패스 유닛은 바이패스 출력 서브 유닛을 더 포함하고, 데이터 처리 서브 유닛은 수량 확정 모듈 및 다중 입력 처리 모듈을 포함한다.
수량 확정 모듈은, 하나의 클럭 사이클 내에 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하고, 수량이 2 이상인 것으로 확정되면, 다중 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하도록 구성된다.
본 실시예에 있어서, 상기 수량 확정 모듈은 상기 하나의 클럭 사이클 내에 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과로부터 유효한 처리 결과의 수량을 확정할 수 있다. 유효한 처리 결과의 수량이 2보다 크거나 동일한 것으로 확정되면, 다중 입력 처리 모듈에 상술한 적어도 2개의 처리 결과를 출력할 수 있다. 구체적으로, 수량 확정 모듈은, 유효한 처리 결과가 하이 레벨의 처리 결과일 경우 하이 레벨의 처리 결과의 수량을 확정하고, 유효한 처리 결과가 로우 레벨의 처리 결과일 경우 로우 레벨의 처리 결과의 수량을 확정할 수 있다.
다중 입력 처리 모듈은, 적어도 2개의 처리 결과로부터 적어도 2개의 유효한 처리 결과를 확정하고, 기정의 우선 순위에 따라 적어도 2개의 유효한 처리 결과로부터 우선 순위가 가장 높은 처리 결과를 확정하여 바이패스 출력 서브 유닛에 출력하도록 구성된다.
본 실시예에 있어서, 다중 입력 처리 모듈은, 상술한 적어도 2개의 처리 결과로부터 적어도 2개의 유효한 처리 결과를 확정할 수 있다. 또한, 기정의 우선 순위에 따라 적어도 2개의 유효한 처리 결과로부터 우선 순위가 가장 높은 처리 결과를 확정하여 바이패스 출력 서브 유닛에 출력한다.
실천에 있어서, 기정의 우선 순위가 가장 높은 처리 결과는 생성 시간이 가장 앞선 처리 결과일 수 있다. 또한, 상이한 연산 로직 유닛으로 출력한 처리 결과는 상이한 우선 순위를 가질 수도 있다. 다중 입력 처리 모듈은 처리 결과를 출력하는 연산 로직 유닛의 우선 순위에 대해 비교를 진행하고, 그중에서 우선 순위가 가장 높은 연산 로직 유닛에서 출력한 처리 결과를 우선 순위가 가장 높은 처리 결과로 이용할 수 있다. 연산 로직 유닛의 우선 순위는 다양한 방식을 이용하여 확정할 수 있으며, 예컨대, 기정의 연산 로직 유닛의 번호에 따라 확정할 수 있다.
구체적으로, 다중 입력 처리 모듈에 대해 상응한 명령어를 실행하여 우선 순위가 가장 높은 처리 결과를 확정할 수 있다. 또한, 다중 입력 처리 모듈에서 우선 순위 설정 레지스터를 구성하여 우선 순위가 가장 높은 처리 결과를 확정할 수도 있다.
본 실시예의 일부 선택 가능한 구현에 있어서, 데이터 처리 서브 유닛은 단일 입력 처리 모듈을 더 포함한다.
상기 수량 확정 모듈은 수량이 1인 것으로 확정될 경우 단일 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하도록 구성된다.
이러한 선택 가능한 구현에 있어서, 수량 확정 모듈은 처리 결과의 수량이 1인 것으로 확정될 경우 단일 입력 처리 모듈에 상기 적어도 2개의 유효한 처리 결과를 출력한다.
단일 입력 처리 모듈은, 적어도 2개의 처리 결과로부터 하나의 유효한 처리 결과를 확정하고, 바이패스 출력 서브 유닛에 하나의 유효한 처리 결과를 출력하도록 구성된다.
본 실시예에 있어서, 단일 입력 처리 모듈은, 결과 중 인에이블 신호의 레벨을 기반으로 하나의 유효한 처리 결과를 확정하고, 바이패스 출력 서브 유닛에 해당 유효한 처리 결과를 출력할 수 있다.
이러한 구현의 일부 선택 가능한 응용 정경에 있어서, 단일 입력 처리 모듈 및 다중 입력 처리 모듈은 다단식 멀티플렉서를 포함하고, 다단식 멀티플렉서는 적어도 2개의 처리 결과로부터 유효한 처리 결과를 확정하도록 구성된다.
이러한 선택 가능한 응용 정경에 있어서, 상기 단일 입력 처리 모듈은 다단식 멀티플렉서를 포함할 수 있으며, 다중 입력 처리 모듈은 다단식 멀티플렉서를 포함할 수도 있다.
도 2를 참조하면, 단일 입력 처리 모듈의 회로 구조는 도면에 도시된 바와 같을 수 있다. 로직 또는 로직이 위치한 서브 모듈에 다단식 멀티플렉서를 배치하여 상술한 적어도 2개의 처리 결과로부터 하나의 유효한 처리 결과를 확정할 수 있다. 단일 입력 처리 모듈의 출력은 한 세트의 En 및 In을 포함하며, 예컨대 En0 및 In0을 포함한다.
도면 중의 En 및 In은 입력된 처리 결과이고, En은 인에이블 신호이고, In은 연산 로직 유닛에서 출력한 연산 로직 유닛의 연산을 통해 획득한 데이터이다. 동일한 번호의 En과 In은 서로 대응된다. 해당 En과 In의 설명은 마찬가지로 도 3에 적용된다.
도 3을 참조하면, 다중 입력 처리 모듈의 회로 구조는 도면에 도시된 바와 같을 수 있다. 그 중에는 다단식 멀티플렉서가 배치될 수 있다. 아울러, 유효한 적어도 2개의 처리 결과를 선별하도록 디코더가 배치될 수도 있다. 예를 들어, 우선 순위 설정 레지스터를 사용할 경우, 사전에 다수의 입력 경로의 우선 순위를 설정할 수 있다. 예를 들어, 상기 구성에는, 구성 1: In0>In1>In2>In3, 구성 2: In2>In3>In1>In0가 포함된다. 이러한 2가지 구성은 디코더에 사전에 설정될 수 있다. 우선 순위 설정 레지스터를 통해 그중 한가지 우선 순위 구성을 확정할 수 있다. 구성 1을 이용할 경우, 처리 결과 중의 In0과 처리 결과 중의 In1이 모두 유효하면, 우선 순위가 상대적으로 높은 In0 및 In0의 인에이블 신호를 선택할 수 있다. 이러한 응용 정경은 다중 입력 처리 모듈에서 상이한 우선 순위를 이용하여 처리 결과를 선택함으로써, 보다 많은 데이터 처리 방안을 제공하고, 처리 장치의 유연성을 증강시킬 수 있다.
본 실시예의 일부 선택 가능한 구현에 있어서, 수량 확정 모듈，수량 확정 모듈은, 가산기를 이용하여 적어도 2개의 처리 결과 중 제1 레벨의 인에이블 신호에 대해 누진 가산을 진행하여, 제1 레벨의 인에이블 신호의 수량을 획득하고, 제1 레벨의 인에이블 신호의 수량에 따라 유효한 처리 결과의 수량을 확정하도록 더 구성되되, 제1 레벨은 하이 레벨 또는 로우 레벨이다.
이러한 선택 가능한 구현에 있어서, 수량 확정 모듈은 가산기를 이용하여 처리 결과 중의 하이 레벨 또는 로우 레벨의 인에이블 신호에 대해 누진 가산을 진행하여 유효한 인에이블 신호의 수량을 획득할 수 있다. 하이 레벨 및 로우 레벨 중 어느 레벨이 유효한 것인지를 사전에 획득할 수 있다. 하이 레벨의 인에이블 신호에서 처리 결과가 유효한 것으로 표시되면, 하이 레벨의 인에이블 신호의 수량을 누산(accumulate)한다. 로우 레벨의 인에이블 신호에서 처리 결과가 유효한 것으로 표시되면, 로우 레벨의 인에이블 신호의 수량을 누산한다.
실천에 있어서, 수량 확정 모듈은 인에이블 신호의 수량을 처리 결과의 수량으로 확정할 수 있다. 또한, 수량 확정 모듈은 인에이블 신호의 수량에 대해 기정의 데이터 처리를 진행할 수도 있으며, 예컨대 1을 가산하여 처리 결과의 수량을 획득한다.
본 실시예는 유효한 처리 결과의 수량이 상이한 경우 다중 입력 처리 모듈 및 단일 입력 처리 모듈을 통해 상이한 처리 결과의 선택 방안을 제공할 수 있다. 이로써, 수량이 유일할 경우, 산출량이 상대적으로 작은 회로 구조를 이용하여 연산 속도를 향상시킬 수 있다. 수량이 상대적으로 많을 경우, 하나의 상대적으로 복잡한 회로 구조를 이용하여 보다 정확한 결과를 획득할 수 있다.
나아가, 도 4를 참조하면, 상술한 각 도면에 도시된 방법에 대한 구현으로서, 도 4는 처리 장치의 또 하나의 실시예의 개략도(400)를 나타낸다.
바이패스 유닛은 메인 출력 서브 유닛을 더 포함하고, 대기열 유닛은 선입선출 대기열 유닛(First Input First Output, FIFO)을 포함한다.
다중 입력 처리 모듈은 적어도 2개의 처리 결과 중 우선 순위가 가장 높은 처리 결과 이외의 기타 처리 결과를 메인 출력 서브 유닛에 출력하도록 더 구성된다.
본 실시예에 있어서, 다중 입력 처리 모듈은 바이패스 출력 서브 유닛에 우선 순위가 가장 높은 처리 결과를 출력할 수 있을 뿐만 아니라, 상술한 적어도 2개의 처리 결과 중의 기타 처리 결과를 메인 출력 서브 유닛에 출력할 수도 있다.
메인 출력 서브 유닛은 선입선출 대기열 유닛에 기타 처리 결과를 출력하도록 이용된다.
본 실시예에 있어서, 메인 출력 서브 유닛은 다중 입력 처리 모듈에서 입력한 상기 기타 처리 결과를 선입선출 대기열 유닛에 출력할 수 있다. 구체적으로, 선입선출 대기열 유닛은 다수개가 제공될 수 있으며, 메인 출력 서브 유닛은 상기 기타 처리 결과로부터 각각의 선입선출 대기열 유닛에 출력되는 처리 결과를 확정할 수 있다. 예를 들어, 각각의 선입선출 대기열 유닛은 모두 상응한 하드웨어 번호를 가질 수 있으며, 번호에 따라 선입선출 대기열 유닛에 순차적으로 처리 결과를 분배할 수 있다. 또한, 랜덤으로 각각의 선입선출 대기열 유닛에 처리 결과를 분배할 수도 있다. 상기 기타 처리 결과의 분배 순서는 처리 결과의 생성 시간의 선후에 따라 메인 출력 서브 유닛에 처리 결과가 입력되는 시간의 선후 등에 의해 확정될 수 있다.
선입선출 대기열 유닛은 기타 처리 결과를 캐싱하여, 멀티플렉서에 기타 처리 결과를 출력하도록 구성된다.
본 실시예에 있어서, 각각의 선입선출 대기열 유닛은 수신된 기타 처리 결과를 캐싱하고, 해당 선입선출 대기열 유닛에서 수신된 각 처리 결과에 대해 순서 배열을 진행할 수 있다. 처리 결과는 선입선출의 원칙에 따라 멀티플렉서에 출력된다. 출력된 처리 결과에는 수신된 기타 처리 결과가 포함된다.
본 실시예의 일부 선택 가능한 구현에 있어서, 멀티플렉서는, 각각의 선입선출 대기열 유닛에서 출력한 처리 결과 및 바이패스 출력 서브 유닛에서 출력한 처리 결과를 레지스터 파일에 순차적으로 출력하도록 더 구성되고, 바이패스 출력 서브 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위가 가장 높고, 상이한 선입선출 대기열 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위는 상이하다.
이러한 선택 가능한 구현에 있어서, 멀티플렉서는 각각의 선입선출 대기열 유닛에서 출력한 처리 결과 및 바이패스 출력 서브 유닛에서 출력한 처리 결과를 레지스터 파일에 순차적으로 출력할 수 있다. 순차적으로 출력 시 이용되는 출력 우선 순위의 규칙은, 바이패스 출력 서브 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위가 가장 높고, 상이한 선입선출 대기열 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위는 상이하다.
다양한 방식을 이용하여 멀티플렉서에서 출력하는 우선 순위를 확정할 수 있다. 예를 들어, 사전에 각각의 선입선출 대기열 유닛에 대해 상이한 우선 순위를 설정할 수 있고, 선입선출 대기열 유닛에서 출력한 우선 순위가 높은 처리 결과를 우선적으로 멀티플렉서로부터 레지스터 파일에 출력할 수 있다. 각각의 선입선출 대기열 유닛의 하드웨어 번호를 해당 선입선출 대기열 유닛의 우선 순위로 이용할 수도 있다. 예컨대, 번호가 작을 수록, 우선 순위가 더 높다.
나아가, 상술한 각 도면에 도시된 방법에 대한 구현으로서, 본 출원은 상술한 임의의 실시예에 따른 처리 장치를 포함하는 칩을 제공한다.
본 실시예는 바이패스 유닛을 통해 처리 장치에서의 처리 결과의 캐싱 과정을 줄임으로써, 칩의 처리 효율을 향상시킬 수 있다. 아울러, 후속적으로 처리 결과에 대해 이용하기에 편리하도록, 바이패스 유닛을 이용하여 유효한 처리 결과를 선택하고, 무효한 처리 결과의 간섭을 감소시킨다.
구체적으로, 해당 칩은 인공 지능 칩일 수 있고, 해당 처리 장치를 통해 처리 결과에 대해 선택을 진행하며, 인공 지능 칩의 연산 속도를 효과적으로 향상시킬 수 있다.
도 5에 도시된 바와 같이, 본 출원은 처리 장치의 정보 처리 방법의 일 실시예(500)를 더 제공하며, 처리 장치는 연산 로직 유닛, 바이패스 유닛, 대기열 유닛, 멀티플렉서 및 레지스터 파일을 포함하고, 바이패스 유닛은 데이터 처리 서브 유닛을 포함하며, 상기 정보 처리 방법은,
데이터 처리 서브 유닛으로 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 멀티플렉서에 확정한 처리 결과를 출력하고, 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 대기열 유닛에 출력하되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨의 인에이블 신호 또는 로우 레벨의 인에이블 신호를 포함하는 단계와, 멀티플렉서로 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하되, 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 대기열 유닛에서 출력한 유효한 처리 결과를 포함하는 단계를 포함한다.
일부 실시예에 있어서, 바이패스 유닛은 바이패스 출력 서브 유닛을 더 포함하고, 데이터 처리 서브 유닛은 수량 확정 모듈, 다중 입력 처리 모듈을 포함하고, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하는 단계는, 수량 확정 모듈로 하나의 클럭 사이클 내에 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하고, 수량이 2 이상인 것으로 확정되면, 다중 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하는 단계와, 다중 입력 처리 모듈로 기정의 우선 순위에 따라 적어도 2개의 처리 결과로부터 적어도 2개의 유효한 처리 결과를 확정하고, 적어도 2개의 유효한 처리 결과로부터 우선 순위가 가장 높은 처리 결과를 확정하여 바이패스 출력 서브 유닛에 출력하는 단계를 포함한다.
일부 실시예에 있어서, 데이터 처리 서브 유닛은 단일 입력 처리 모듈을 더 포함하며, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하는 단계는, 수량 확정 모듈로 수량이 1인 것으로 확정되면, 단일 입력 처리 모듈에 적어도 2개의 처리 결과를 출력하는 단계와, 단일 입력 처리 모듈로 적어도 2개의 처리 결과로부터 하나의 유효한 처리 결과를 확정하고, 바이패스 출력 서브 유닛에 하나의 유효한 처리 결과를 출력하는 단계를 더 포함한다.
일부 실시예에 있어서, 바이패스 유닛은 메인 출력 서브 유닛을 더 포함하고, 대기열 유닛은 선입선출 대기열 유닛을 포함하고, 상기 정보 처리 방법은, 다중 입력 처리 모듈로 적어도 2개의 유효한 처리 결과 중 우선 순위가 가장 높은 처리 결과 이외의 기타 처리 결과를 메인 출력 서브 유닛에 출력하는 단계와, 메인 출력 서브 유닛으로 선입선출 대기열 유닛에 기타 처리 결과를 출력하는 단계와, 선입선출 대기열 유닛으로 기타 처리 결과를 캐싱하여, 멀티플렉서에 기타 처리 결과를 출력하는 단계를 더 포함한다.
일부 실시예에 있어서, 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하는 단계는, 멀티플렉서로 각각의 선입선출 대기열 유닛에서 출력한 처리 결과 및 바이패스 출력 서브 유닛에서 출력한 처리 결과를 레지스터 파일에 순차적으로 출력하되, 바이패스 출력 서브 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위가 가장 높고, 상이한 선입선출 대기열 유닛에서 출력한 처리 결과가 멀티플렉서에서 출력되는 우선 순위는 상이한 것을 특징으로 하는 단계를 포함한다.
일부 실시예에 있어서, 하나의 클럭 사이클 내에 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하는 단계는, 수량 확정 모듈로 가산기를 이용하여 적어도 2개의 처리 결과 중 제1 레벨의 인에이블 신호에 대해 누진 가산을 진행하여, 제1 레벨의 인에이블 신호의 수량을 획득하고, 제1 레벨의 인에이블 신호의 수량에 따라 유효한 처리 결과의 수량을 확정하되, 제1 레벨은 하이 레벨 또는 로우 레벨인 단계를 포함한다.
일부 실시예에 있어서, 단일 입력 처리 모듈 및 다중 입력 처리 모듈은 다단식 멀티플렉서를 포함하고, 다단식 멀티플렉서는 적어도 2개의 처리 결과로부터 유효한 처리 결과를 확정하도록 구성된다.
본 실시예는 바이패스 유닛을 통해 처리 장치에서의 처리 결과의 캐싱 과정을 줄임으로써, 처리 장치의 처리 효율을 향상시킬 수 있다. 아울러, 후속적으로 처리 결과에 대해 이용하기에 편리하도록, 바이패스 유닛을 이용하여 유효한 처리 결과를 선택하고, 무효한 처리 결과의 간섭을 감소시킨다.
아래에 도 6를 참조하면, 도 6은 본 출원의 실시예의 전자 장치를 구현하기에 적합한 컴퓨터 시스템(600)의 구조 개략도를 나타낸다. 도 6에 도시된 전자 장치는 단지 일 예시일 뿐, 본 출원의 실시예의 기능 및 이용 범위를 한정하기 위한 것이 아니다.
도 6에 도시되 바와 같이, 컴퓨터 시스템(600)은 중앙 처리 유닛(601; CPU 및/또는 GPU)을 포함하되, 이는 판독 전용 메모리 장치(602; ROM)에 저장된 프로그램 또는 저장부(608)로부터 랜덤 액세스 메모리 장치(603; RAM)에 로딩된 프로그램에 의해 다양한 적당한 동작과 처리를 실행할 수 있다. RAM(603)에는 시스템(600)을 작동하기에 필요한 다양한 프로그램 및 데이터가 더 저장되어 있다. 중앙 처리 유닛(601), ROM(602) 및 RAM(603)은 버스(604)를 통해 서로 연결된다. 입력/출력(I/O) 인터페이스(605)도 버스(604)에 연결된다.
I/O 인터페이스(605)에 연결되는 부재로서, 키보드, 마우스 등을 포함하는 입력부(606)와, 예컨대 음극선 관(CRT), 액정 표시 장치(LCD) 등 및 스피커 등을 포함하는 출력부(607)와, 하드 드라이버 등을 포함하는 저장부(608)와, 예컨대 LAN 카드, 모뎀 등의 네트워크 인터페이스 카드를 포함하는 통신부(609)가 포함된다. 통신부(609)는 인터넷과 같은 네트워크를 통해 통신처리를 실행한다. 구동부(610)도 수요에 따라 I/O 인터페이스(605)에 연결된다. 자기 디스크, 광 디스크, 광자기 디스크, 반도체 메모리 장치 등과 같은 착탈 가능한 매체(611)는 이러한 매체로부터 판독된 컴퓨터 프로그램을 수요에 따라 저장부(608)에 설정하도록 수요에 따라 구동부(610)에 설치된다.
특히, 본 개시의 실시예에 의하면, 흐름도를 참조하여 설명한 상기 과정들은 컴퓨터 소프트웨어 프로그램으로 구현될 수 있다. 예를 들어, 본 개시의 실시예는 컴퓨터 프로그램 제품을 포함하고, 상기 컴퓨터 프로그램 제품은 컴퓨터 판독 가능한 매체에 유형적으로 적재된 컴퓨터 프로그램을 포함하며, 해당 컴퓨터 프로그램은 흐름도에 도시된 방법을 실행하기 위한 컴퓨터 코드를 포함한다. 이러한 실시예에 있어서, 해당 컴퓨터 프로그램은 통신부(609)를 경유하여 네트워크로부터 다운로드되어 설정될 수 있고 및/또는 착탈 가능한 매체(611)로부터 설정될 수 있다. 해당 컴퓨터 프로그램이 중앙 처리 유닛(601)에 의해 실행될 경우, 본 출원의 방법에 한정된 상기 기능을 실행한다. 본 출원의 컴퓨터 판독 가능한 매체는 컴퓨터 판독 가능한 신호 매체 또는 컴퓨터 판독 가능한 저장 매체 또는 상술한 양자의 임의의 조합일 수 있다. 컴퓨터 판독 가능한 저장 매체는 예컨대 전기, 자기, 광, 전자기, 적외선 또는 반도체 시스템, 장치 소자, 또는 이들의 임의의 조합일 수 있으나, 이에 한정되지 않는다. 컴퓨터 판독 가능한 저장 매체의 보다 구체적인 예시로서, 하나 또는 다수의 와이어에 의한 전기적 연결, 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 소거 및 프로그래밍 가능한 판독 전용 메모리(EPROM 또는 플래시 메모리), 광섬유, 휴대용 콤팩트 디스크 판독 전용 메모리(CD-ROM), 광학 메모리 소자, 자기 메모리 소자, 또는 이들의 임의의 적합한 조합을 포함할 수 있으나, 이에 한정되지 않는다. 본 출원에 있어서, 컴퓨터 판독 가능한 저장 매체는 프로그램을 포함하거나 저장하는 유형 매체일 수 있고, 해당 프로그램은 명령어 실행 시스템, 장치 또는 소자에 의해 사용되거나 이들과 결합되어 사용될 수 있다. 그러나 본 출원에 있어서, 컴퓨터 판독 가능한 신호 매체는 컴퓨터 판독 가능한 프로그램 코드를 적재한 베이스 밴드 또는 캐리어의 일부로서 전파되는 데이터에 포함될 수 있다. 이렇게 전파되는 데이터 신호는 전자기 신호, 광 신호 또는 이들의 임의의 적합한 조합을 포함하는 여러가지 형식을 이용할 수 있으나, 이에 한정되지 않는다. 컴퓨터 판독 가능한 신호 매체는 컴퓨터 판독 가능한 저장 매체 이외의 임의의 컴퓨터 판독 가능한 매체일 수도 있으며, 해당 컴퓨터 판독 가능한 매체는 명령어 실행 시스템, 장치 또는 소자의해 사용되거나 이들과 결합되어 사용되는 프로그램을 발송하거나, 전파 또는 전송할 수 있다. 컴퓨터 판독 가능한 매체에 포함된 프로그램 코드는 무선, 유선, 광섬유 케이블, RF 등, 또는 이들의 임의의 적합한 조합을 포함하는 임의의 적당한 매체로 전송할 수 있으나, 이에 한정되지 않는다.
첨부된 도면 중의 흐름도 및 블록도는 본 출원의 각 실시예에 따른 시스템, 방법 및 컴퓨터 프로그램 제품의 구현 가능한 체계구조, 기능 및 조작을 도시하였다. 이러한 방면에서, 흐름도 또는 블록도 중의 각 블록은 하나의 모듈, 프로그램 세그먼트 또는 코드의 일부분을 대표할 수 있고, 해당 모듈, 프로그램 세그먼트 또는 코드의 일부분은 규정된 로직 기능을 구현하기 위한 하나 또는 다수의 실행 가능한 명령어를 포함한다. 일부 대체 구현에 있어서, 블록에 표기된 기능들은 첨부된 도면에 표기된 순서와 다른 순서로 발생할 수도 있음을 유의하여야 한다. 예를 들어, 순차적으로 표시된 두개의 블록은 실제적으로 거의 동시에 실행될 수 있고, 경우에 따라 반대된 순서에 따라 실행될 수도 있으며, 이는 관련된 기능에 따라 결정된다. 블록도 및/또는 흐름도 중의 각 블록 및 블록도 및/또는 흐름도 중의 블록들의 조합은 규정된 기능 또는 조작을 실행하는 하드웨어 기반의 전용 시스템으로 구현되거나, 전용 하드웨어와 컴퓨터 명령어의 조합으로 구현될 수 있음을 유의하여야 한다.
다른 일 양태에 있어서, 본 출원은 컴퓨터 판독 가능한 매체를 더 제공하며, 해당 컴퓨터 판독 가능한 매체는 상기 실시예에 설명된 장치에 포함된 것일 수 있으며, 해당 장치에 조립되지 않고 독립적으로 존재할 수도 있다. 상기 컴퓨터 판독 가능한 매체에는 하나 또는 다수의 프로그램이 적재되고, 상기 하나 또는 다수의 프로그램이 해당 장치에 의해 실행될 경우, 해당 장치로 하여금, 데이터 처리 서브 유닛으로 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 멀티플렉서에 확정한 처리 결과를 출력하고, 대기열 유닛에 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 출력하되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨의 인에이블 신호 또는 로우 레벨의 인에이블 신호를 포함하는 단계와, 멀티플렉서로 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하되, 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 대기열 유닛에서 출력한 유효한 처리 결과를 포함하는 단계를 실행하도록 한다.
이상의 설명은 단지 본 출원의 비교적 바람직한 실시예 및 운용한 기술적 원리에 대한 설명이다. 본 출원에 관련된 발명의 범위는 상기 기술적 특징들의 특정 조합으로 이루어진 기술적 방안들에 한정되는 것이 아니라, 본 발명의 주지를 벗어나지 않고서 상기 기술적 특징들 또는 그들의 균등한 특징들의 임의의 조합으로 형성되는 기타의 기술적 방안들도 포함하여야 함을 해당 기술분야의 당업자는 이해하여야 한다. 예를 들어, 상기 특징들과 본 출원에 개시되어 있으나 이에 한정되지 않는 유사한 기능을 구비한 기술적 특징을 서로 대체하여 형성되는 기술적 방안도 포함한다.

Claims (17)

  1. 연산 로직 유닛, 바이패스 유닛, 대기열 유닛, 멀티플렉서 및 레지스터 파일을 포함하되,
    상기 바이패스 유닛은 데이터 처리 서브 유닛을 포함하고,
    상기 데이터 처리 서브 유닛은, 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 상기 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 상기 멀티플렉서에 확정한 처리 결과를 출력하고, 상기 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 상기 대기열 유닛에 출력하도록 구성되되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨의 인에이블 신호 또는 로우 레벨의 인에이블 신호를 포함하며,
    상기 멀티플렉서는, 상기 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하도록 구성되되, 상기 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 상기 대기열 유닛으로부터 출력한 유효한 처리 결과를 포함하는 처리 장치.
  2. 제1항에 있어서,
    상기 바이패스 유닛은 바이패스 출력 서브 유닛을 더 포함하고, 상기 데이터 처리 서브 유닛은 수량 확정 모듈 및 다중 입력 처리 모듈을 포함하며,
    상기 수량 확정 모듈은, 하나의 클럭 사이클 내에 상기 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하고, 상기 수량이 2 이상인 것으로 확정되면, 상기 다중 입력 처리 모듈에 상기 적어도 2개의 처리 결과를 출력하도록 구성되며,
    상기 다중 입력 처리 모듈은, 기정의 우선 순위에 따라 상기 적어도 2개의 처리 결과로부터 적어도 2개의 유효한 처리 결과를 확정하고, 상기 적어도 2개의 유효한 처리 결과로부터 우선 순위가 가장 높은 처리 결과를 확정하여 상기 바이패스 출력 서브 유닛에 출력하도록 구성되는 것을 특징으로 하는 처리 장치.
  3. 제2항에 있어서,
    상기 데이터 처리 서브 유닛은 단일 입력 처리 모듈을 더 포함하고,
    상기 수량 확정 모듈은, 상기 수량이 1인 것으로 확정되면, 상기 단일 입력 처리 모듈에 상기 적어도 2개의 처리 결과를 출력하도록 더 구성되고,
    상기 단일 입력 처리 모듈은, 상기 적어도 2개의 처리 결과로부터 하나의 유효한 처리 결과를 확정하고, 상기 바이패스 출력 서브 유닛에 상기 하나의 유효한 처리 결과를 출력하도록 구성되는 것을 특징으로 하는 처리 장치.
  4. 제2항에 있어서,
    상기 바이패스 유닛은 메인 출력 서브 유닛을 더 포함하고, 상기 대기열 유닛은 선입선출 대기열 유닛을 포함하며,
    상기 다중 입력 처리 모듈은, 상기 적어도 2개의 유효한 처리 결과 중 우선 순위가 가장 높은 처리 결과 이외의 기타 처리 결과를 상기 메인 출력 서브 유닛에 출력하도록 더 구성되고,
    상기 메인 출력 서브 유닛은, 상기 선입선출 대기열 유닛에 상기 기타 처리 결과를 출력하도록 구성되며,
    상기 선입선출 대기열 유닛은, 상기 기타 처리 결과를 캐싱하여, 상기 멀티플렉서에 상기 기타 처리 결과를 출력하도록 구성되는 것을 특징으로 하는 처리 장치.
  5. 제4항에 있어서,
    상기 멀티플렉서는, 각각의 선입선출 대기열 유닛에서 출력한 처리 결과 및 바이패스 출력 서브 유닛에서 출력한 처리 결과를 상기 레지스터 파일에 순차적으로 출력하도록 더 구성되되, 상기 바이패스 출력 서브 유닛에서 출력한 처리 결과가 상기 멀티플렉서에서 출력되는 우선 순위가 가장 높고, 상이한 선입선출 대기열 유닛에서 출력한 처리 결과가 상기 멀티플렉서에서 출력되는 우선 순위는 상이한 것을 특징으로 하는 처리 장치.
  6. 제2항에 있어서,
    상기 수량 확정 모듈은, 가산기를 이용하여 상기 적어도 2개의 처리 결과 중 제1 레벨의 인에이블 신호에 대해 누진 가산을 진행하여, 제1 레벨의 인에이블 신호의 수량을 획득하고, 상기 제1 레벨의 인에이블 신호의 수량을 기반으로 유효한 처리 결과의 수량을 확정하도록 더 구성되되, 상기 제1 레벨은 하이 레벨 또는 로우 레벨인 것을 특징으로 하는 처리 장치.
  7. 제3항에 있어서,
    상기 단일 입력 처리 모듈 및 상기 다중 입력 처리 모듈은 다단식 멀티플렉서를 포함하고,
    상기 다단식 멀티플렉서는, 상기 적어도 2개의 처리 결과로부터 유효한 처리 결과를 확정하도록 구성되는 것을 특징으로 하는 처리 장치.
  8. 제1항 내지 제7항 중의 임의의 한 항의 처리 장치를 포함하는 칩.
  9. 처리 장치의 정보 처리 방법에 있어서,
    상기 처리 장치는 연산 로직 유닛, 바이패스 유닛, 대기열 유닛, 멀티플렉서 및 레지스터 파일을 포함하고, 상기 바이패스 유닛은 데이터 처리 서브 유닛을 포함하되,
    상기 데이터 처리 서브 유닛으로 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 상기 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하고, 상기 멀티플렉서에 확정한 처리 결과를 출력하고, 상기 적어도 하나의 유효한 처리 결과 중 확정한 처리 결과 이외의 처리 결과를 상기 대기열 유닛에 출력하되, 처리 결과는 인에이블 신호를 포함하고, 유효한 처리 결과는 하이 레벨의 인에이블 신호 또는 로우 레벨의 인에이블 신호를 포함하는 단계와,
    상기 멀티플렉서로 상기 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하되, 상기 하나 이상의 유효한 처리 결과는 확정한 처리 결과 및 상기 대기열 유닛으로부터 출력한 유효한 처리 결과를 포함하는 단계를 포함하는 정보 처리 방법.
  10. 제9항에 있어서,
    상기 바이패스 유닛은 바이패스 출력 서브 유닛을 더 포함하고, 상기 데이터 처리 서브 유닛은 수량 확정 모듈 및 다중 입력 처리 모듈을 포함하며,
    상기 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 상기 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하는 단계는,
    상기 수량 확정 모듈로 하나의 클럭 사이클 내에 상기 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하고, 상기 수량이 2 이상인 것으로 확정되면, 상기 다중 입력 처리 모듈에 상기 적어도 2개의 처리 결과를 출력하는 단계와,
    상기 다중 입력 처리 모듈로 기정의 우선 순위에 따라 상기 적어도 2개의 처리 결과로부터 적어도 2개의 유효한 처리 결과를 확정하고, 상기 적어도 2개의 유효한 처리 결과로부터 우선 순위가 가장 높은 처리 결과를 확정하여 상기 바이패스 출력 서브 유닛에 출력하는 단계를 포함하는 것을 특징으로 하는 정보 처리 방법.
  11. 제10항에 있어서,
    상기 데이터 처리 서브 유닛은 단일 입력 처리 모듈을 더 포함하고,
    상기 연산 로직 유닛에서 출력한 적어도 하나의 유효한 처리 결과를 획득하고, 상기 적어도 하나의 유효한 처리 결과로부터 하나의 처리 결과를 확정하는 단계는,
    상기 수량 확정 모듈로 상기 수량이 1인 것으로 확정되면, 상기 단일 입력 처리 모듈에 상기 적어도 2개의 처리 결과를 출력하는 단계와,
    상기 단일 입력 처리 모듈로 상기 적어도 2개의 처리 결과로부터 하나의 유효한 처리 결과를 확정하고, 상기 바이패스 출력 서브 유닛에 상기 하나의 유효한 처리 결과를 출력하는 단계를 더 포함하는 것을 특징으로 하는 정보 처리 방법.
  12. 제10항에 있어서,
    상기 바이패스 유닛은 메인 출력 서브 유닛을 더 포함하고, 상기 대기열 유닛은 선입선출 대기열 유닛을 포함하며,
    상기 다중 입력 처리 모듈로 상기 적어도 2개의 유효한 처리 결과 중 우선 순위가 가장 높은 처리 결과 이외의 기타 처리 결과를 상기 메인 출력 서브 유닛에 출력하는 단계와,
    상기 메인 출력 서브 유닛으로 상기 선입선출 대기열 유닛에 상기 기타 처리 결과를 출력하는 단계와,
    상기 선입선출 대기열 유닛으로 상기 기타 처리 결과를 캐싱하여, 상기 멀티플렉서에 상기 기타 처리 결과를 출력하는 단계를 더 포함하는 것을 특징으로 하는 정보 처리 방법.
  13. 제12항에 있어서,
    상기 레지스터 파일에 하나 이상의 유효한 처리 결과를 순차적으로 출력하는 단계는,
    상기 멀티플렉서로 각각의 선입선출 대기열 유닛에서 출력한 처리 결과 및 바이패스 출력 서브 유닛에서 출력한 처리 결과를 상기 레지스터 파일에 순차적으로 출력하되, 상기 바이패스 출력 서브 유닛에서 출력한 처리 결과가 상기 멀티플렉서에서 출력되는 우선 순위가 가장 높고, 상이한 선입선출 대기열 유닛에서 출력한 처리 결과가 상기 멀티플렉서에서 출력되는 우선 순위는 상이한 단계를 포함하는 것을 특징으로 하는 정보 처리 방법.
  14. 제10항에 있어서,
    상기 하나의 클럭 사이클 내에 상기 연산 로직 유닛에서 출력한 적어도 2개의 처리 결과 중 유효한 처리 결과의 수량을 확정하는 단계는,
    상기 수량 확정 모듈로 가산기를 이용하여 상기 적어도 2개의 처리 결과 중 제1 레벨의 인에이블 신호에 대해 누진 가산을 진행하여, 제1 레벨의 인에이블 신호의 수량을 획득하고, 상기 제1 레벨의 인에이블 신호의 수량을 기반으로 유효한 처리 결과의 수량을 확정하되, 상기 제1 레벨은 하이 레벨 또는 로우 레벨인 것을 특징으로 하는 정보 처리 방법.
  15. 제11항에 있어서,
    상기 단일 입력 처리 모듈 및 상기 다중 입력 처리 모듈은 다단식 멀티플렉서를 포함하고, 상기 다단식 멀티플렉서는 상기 적어도 2개의 처리 결과로부터 유효한 처리 결과를 확정하도록 구성되는 것을 특징으로 하는 정보 처리 방법.
  16. 하나 또는 다수의 처리 장치; 및
    하나 또는 다수의 프로그램을 저장하기 위한 저장 장치;를 포함하되,
    상기 하나 또는 다수의 프로그램이 상기 하나 또는 다수의 처리 장치에 의해 실행될 경우, 상기 하나 또는 다수의 처리 장치에 의해 제9항 내지 제15항 중의 임의의 한 항에 따른 방법을 구현하도록 하는 전자 장치.
  17. 컴퓨터 프로그램이 저장된 컴퓨터 판독 가능한 저장 매체에 있어서,
    상기 프로그램이 처리 장치에 의해 실행될 경우, 제9항 내지 제15항 중의 임의의 한 항에 따른 방법이 구현되는 것을 특징으로 하는 컴퓨터 판독 가능한 저장 매체.
KR1020190083275A 2018-08-10 2019-07-10 정보 처리 방법 및 처리 장치 KR102238025B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810907909.3A CN110825439B (zh) 2018-08-10 2018-08-10 信息处理方法和处理器
CN201810907909.3 2018-08-10

Publications (2)

Publication Number Publication Date
KR20200018238A true KR20200018238A (ko) 2020-02-19
KR102238025B1 KR102238025B1 (ko) 2021-04-09

Family

ID=69406082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190083275A KR102238025B1 (ko) 2018-08-10 2019-07-10 정보 처리 방법 및 처리 장치

Country Status (4)

Country Link
US (1) US11055100B2 (ko)
JP (1) JP6894474B2 (ko)
KR (1) KR102238025B1 (ko)
CN (1) CN110825439B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210042854A (ko) * 2020-07-24 2021-04-20 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 칩을 테스트하는 방법, 전자 기기, 저장 매체, 프로그램 및 상응한 칩

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7040544B2 (ja) 2020-02-20 2022-03-23 三菱マテリアル株式会社 コネクタ用端子材

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020108026A1 (en) * 2000-02-09 2002-08-08 Keith Balmer Data processing apparatus with register file bypass
JP2002318689A (ja) * 2001-04-20 2002-10-31 Hitachi Ltd 資源使用サイクルの遅延指定付き命令を実行するｖｌｉｗプロセッサおよび遅延指定命令の生成方法
KR100896538B1 (ko) * 2001-09-20 2009-05-07 엔엑스피 비 브이 전자 장치
US20150039862A1 (en) * 2013-08-02 2015-02-05 International Business Machines Corporation Techniques for increasing instruction issue rate and reducing latency in an out-of-order processor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668316B1 (en) 1999-02-17 2003-12-23 Elbrus International Limited Method and apparatus for conflict-free execution of integer and floating-point operations with a common register file
US7062635B2 (en) * 2002-08-20 2006-06-13 Texas Instruments Incorporated Processor system and method providing data to selected sub-units in a processor functional unit
US7149877B2 (en) * 2003-07-17 2006-12-12 International Business Machines Corporation Byte execution unit for carrying out byte instructions in a processor
US7350056B2 (en) 2005-09-27 2008-03-25 International Business Machines Corporation Method and apparatus for issuing instructions from an issue queue in an information handling system
US8250337B2 (en) * 2006-04-28 2012-08-21 Qualcomm Incorporated Array processor with two parallel processing paths of multipliers and ALUs with idle operation capability controlled by portions of opcode including indication of valid output
JP5403661B2 (ja) 2009-03-16 2014-01-29 エヌイーシーコンピュータテクノ株式会社 ベクトル演算装置及びベクトル演算方法
CN101799795B (zh) * 2009-12-30 2011-11-02 龙芯中科技术有限公司 一种1553b总线监控器及具有该监控器的总线系统
US8949575B2 (en) * 2011-12-14 2015-02-03 International Business Machines Corporation Reversing processing order in half-pumped SIMD execution units to achieve K cycle issue-to-issue latency
CN102866957B (zh) * 2012-07-31 2014-07-30 中国人民解放军国防科学技术大学 面向多核多线程微处理器的虚拟活跃页缓冲方法及装置
US10073696B2 (en) * 2013-07-15 2018-09-11 Texas Instruments Incorporated Streaming engine with cache-like stream data storage and lifetime tracking
US10203958B2 (en) * 2013-07-15 2019-02-12 Texas Instruments Incorporated Streaming engine with stream metadata saving for context switching
DE102015006670A1 (de) * 2014-06-26 2015-12-31 Intel Corporation Befehle und logik zum bereitstellen von kryptographischer allzweck-gf(256)-simd- arithmetikfunktionalität
CN108255777B (zh) * 2018-01-19 2021-08-06 中国科学院电子学研究所 用于fpga的嵌入式浮点型dsp硬核结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020108026A1 (en) * 2000-02-09 2002-08-08 Keith Balmer Data processing apparatus with register file bypass
JP2002318689A (ja) * 2001-04-20 2002-10-31 Hitachi Ltd 資源使用サイクルの遅延指定付き命令を実行するｖｌｉｗプロセッサおよび遅延指定命令の生成方法
KR100896538B1 (ko) * 2001-09-20 2009-05-07 엔엑스피 비 브이 전자 장치
US20150039862A1 (en) * 2013-08-02 2015-02-05 International Business Machines Corporation Techniques for increasing instruction issue rate and reducing latency in an out-of-order processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210042854A (ko) * 2020-07-24 2021-04-20 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 칩을 테스트하는 방법, 전자 기기, 저장 매체, 프로그램 및 상응한 칩

Also Published As

Publication number Publication date
KR102238025B1 (ko) 2021-04-09
JP2020027614A (ja) 2020-02-20
CN110825439B (zh) 2021-03-09
JP6894474B2 (ja) 2021-06-30
US11055100B2 (en) 2021-07-06
US20200050456A1 (en) 2020-02-13
CN110825439A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
EP3557434B1 (en) Computational resource pipelining in general purpose graphics processing unit
CN110825436B (zh) 应用于人工智能芯片的计算方法和人工智能芯片
CN111158756B (zh) 用于处理信息的方法和装置
KR20200018238A (ko) 정보 처리 방법 및 처리 장치
WO2024041400A1 (zh) 模型训练任务的调度方法、装置及电子设备
CN111208933A (zh) 数据访问的方法、装置、设备和存储介质
CN109165723B (zh) 用于处理数据的方法和装置
US10613861B2 (en) Programmable linear feedback shift register
CN112182374B (zh) 库存控制方法、装置、电子设备和计算机可读介质
US9703614B2 (en) Managing a free list of resources to decrease control complexity and reduce power consumption
CN117539548A (zh) 基于wait机制的指令执行方法、装置、设备及存储介质
CN109672931B (zh) 用于处理视频帧的方法和装置
CN116594568A (zh) 一种数据存储方法、装置、电子设备及存储介质
CN110825664A (zh) 信息处理系统和方法
US7958284B2 (en) Multi-channel fractional clock data transfer
CN110704782A (zh) 页面响应方法、装置、电子设备及存储介质
CN114651237A (zh) 数据处理方法、装置、电子设备及计算机可读存储介质
CN110825461A (zh) 数据处理方法和装置
CN117806997A (zh) Dma操作队列管理方法、装置、设备及可读存储介质
CN116107927A (zh) 数据处理装置、数据处理方法和电子设备
CN116048816A (zh) 数据请求处理方法、装置、电子设备和存储介质
CN116991480A (zh) 指令处理方法、装置、电路、发射器、芯片、介质及产品
CN114253826A (zh) 内存泄露的确定方法、装置、电子设备及介质
JP2017199091A (ja) 情報処理装置、情報処理方法およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right