CN111158756B - 用于处理信息的方法和装置 - Google Patents

用于处理信息的方法和装置 Download PDF

Info

Publication number
CN111158756B
CN111158756B CN201911402401.9A CN201911402401A CN111158756B CN 111158756 B CN111158756 B CN 111158756B CN 201911402401 A CN201911402401 A CN 201911402401A CN 111158756 B CN111158756 B CN 111158756B
Authority
CN
China
Prior art keywords
instruction
register
configuration
information
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911402401.9A
Other languages
English (en)
Other versions
CN111158756A (zh
Inventor
杨碧波
严小平
田超
闻军会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN201911402401.9A priority Critical patent/CN111158756B/zh
Publication of CN111158756A publication Critical patent/CN111158756A/zh
Priority to US16/890,665 priority patent/US11016769B1/en
Priority to JP2020096666A priority patent/JP6998991B2/ja
Application granted granted Critical
Publication of CN111158756B publication Critical patent/CN111158756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30109—Register structure having multiple operands in a single register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • G06F9/3881—Arrangements for communication of instructions and data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Abstract

本公开实施例公开了用于处理信息的方法和装置。该方法的一具体实施方式包括：基于所获取指令的指令操作码，确定上述指令的指令类别，其中，指令类别包括专用指令，专用指令包括寄存器选择信息、基地址信息和待读取数据长度；响应于确定上述指令为专用指令，将上述专用指令发送给预设的运算器，以供上述运算器执行以下运算步骤：根据上述寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；根据上述基地址信息和上述待读取数据长度，从上述目标配置寄存器组读取配置信息；针对上述配置信息，执行预设的运算。该实施方式解决了精简指令集处理器架构中扩展专用指令的问题。

Description

用于处理信息的方法和装置
技术领域
本公开实施例涉及计算机技术领域，具体涉及用于处理信息的方法和装置。
背景技术
精简指令集计算机(Reduced Instruction Set Computer，RISC)是相对于复杂指令集计算机(Complex Instruction Set Computer，CISC)而言的。CISC是依靠增加机器的硬件结构来满足对计算机日益增加的性能要求。计算机结构的发展一直是被复杂性越来越高的处理机垄断着，为了减少计算机操作与高级语言的差别，为了改善机器的运行特性，机器指令越来越多，指令系统也越来越复杂。特别是早期的较高速度的CPU(centralprocessing unit，中央处理器)和较慢速度的存储器间的矛盾，为了尽量减少存取数据的次数，提高机器的速度，大大发展了复杂指令集。但随着半导体工艺技术的发展，存储器的速度不断提高，特别是高速缓冲的使用，使计算机体系结构发生了根本性的变化。硬件工艺技术提高的同时，软件方面也发生了同等重要的进展，出现了优化编译程序，使程序的执行时间尽可能减少，并使机器语言所占的内存减至最小。在具有先进的存储器技术和先进的编译程序的条件下，CISC体系结构已不再适用了，因而诞生了RISC体系结构。RISC技术的基本出发点就是通过精减机器指令系统来减少硬件设计的复杂程度，提高指令执行速度
在端侧AI(Artificial Intelligence，人工智能)推理芯片的设计中，采用RISC指令集可以显著减少芯片面积、成本、功耗。带来较强的产品竞争力。但是，针对特定应用领域设计的端侧AI推理芯片，其应用场景和典型计算负载具有专用芯片的特点，单纯采用通用RISC指令集难以提高其运算效率。
发明内容
本公开实施例提出了用于处理信息的方法和装置。
第一方面，本公开实施例提供了一种用于处理信息的方法，该方法包括：基于所获取指令的指令操作码，确定上述指令的指令类别，其中，指令类别包括专用指令，专用指令包括寄存器选择信息、基地址信息和待读取数据长度；响应于确定上述指令为专用指令，将上述专用指令发送给预设的运算器，以供上述运算器执行以下运算步骤：根据上述寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；根据上述基地址信息和上述待读取数据长度，从上述目标配置寄存器组读取配置信息；针对上述配置信息，执行预设的运算。
在一些实施例中，指令类别还包括通用指令，通用指令包括用于从预设的寄存器组中确定寄存器的第一寄存器确定信息、第二寄存器确定信息和第三寄存器确定信息；以及上述方法还包括：响应于确定上述指令为通用指令，执行以下操作步骤：获取上述第一寄存器确定信息所确定的寄存器中的数据作为第一操作数；获取上述第二寄存器确定信息所确定的寄存器中的数据作为第二操作数；对上述第一操作数和上述第二操作数执行预设的操作，得到操作结果；将上述操作结果存储到上述第三寄存器所确定的寄存器中。
在一些实施例中，在获取指令之前，上述方法还包括：将预设的配置信息存储到预设的存储器。
在一些实施例中，上述方法还包括：配置DMA控制器的数据转移配置信息，其中，上述数据转移配置信息用于指示待转移数据；向上述DMA控制器发送启动指令，以供上述DMA控制器接收到启动指令后执行以下数据搬运步骤：根据上述数据转移配置信息，将上述存储器中存储的配置信息转移到上述配置寄存器组。
在一些实施例中，上述根据上述数据转移配置信息，将上述存储器中存储的配置信息转移到上述配置寄存器组，包括：确定上述配置寄存器组的状态；根据所确定的状态，从上述存储器中转移配置信息到上述配置寄存器组。
第二方面，本公开实施例提供了一种用于处理信息的装置，装置包括：上述装置包括：确定单元，被配置成基于所获取指令的指令操作码，确定上述指令的指令类别，其中，指令类别包括专用指令，专用指令包括寄存器选择信息、基地址信息和待读取数据长度；运算单元，被配置成响应于确定上述指令为专用指令，将上述专用指令发送给预设的运算器，以供上述运算器执行以下运算步骤：根据上述寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；根据上述基地址信息和上述待读取数据长度，从上述目标配置寄存器组读取配置信息；针对上述配置信息，执行预设的运算。
在一些实施例中，指令类别还包括通用指令，通用指令包括用于从预设的寄存器组中确定寄存器的第一寄存器确定信息、第二寄存器确定信息和第三寄存器确定信息；以及上述装置还包括：操作单元，被配置成响应于确定上述指令为通用指令，执行以下操作步骤：获取上述第一寄存器确定信息所确定的寄存器中的数据作为第一操作数；获取上述第二寄存器确定信息所确定的寄存器中的数据作为第二操作数；对上述第一操作数和上述第二操作数执行预设的操作，得到操作结果；将上述操作结果存储到上述第三寄存器所确定的寄存器中。
在一些实施例中，上述装置还包括：存储单元，被配置成将预设的配置信息存储到预设的存储器。
在一些实施例中，上述装置还包括：配置单元，被配置成配置DMA控制器的数据转移配置信息，其中，上述数据转移配置信息用于指示待转移数据；启动单元，被配置成向上述DMA控制器发送启动指令，以供上述DMA控制器接收到启动指令后执行预设的数据搬运步骤，其中，上述DMA控制器包括转移单元，上述转移单元，被配置成根据上述数据转移配置信息，将上述存储器中存储的配置信息转移到上述配置寄存器组。
在一些实施例中，上述转移单元进一步被配置成：确定上述配置寄存器组的状态；根据所确定的状态，从上述存储器中转移配置信息到上述配置寄存器组。
第三方面，本公开实施例提供了一种终端，该终端包括：一个或多个处理器；存储装置，其上存储有一个或多个程序；运算器，被配置成处理专用指令；当上述一个或多个程序被上述一个或多个处理器执行时，使得上述一个或多个处理器实现如第一方面中任一实现方式描述的方法。
第四方面，本公开实施例提供了一种计算机可读介质，其上存储有计算机程序，其中，该计算机程序被处理器执行时实现如第一方面中任一实现方式描述的方法。
第五方面，本公开实施例提供了一种计算机程序产品，该计算机程序在被处理器执行时实现如第一方面中任一实现方式描述的方法。
本公开实施例提供的用于处理信息的方法和装置，基于所获取指令的指令操作码，确定指令的指令类别。如果确定指令为专用指令，将专用指令发送给运算器，以供运算器执行以下运算步骤：首先，根据寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；之后，根据基地址信息和待读取数据长度，从目标配置寄存器组读取配置信息。最后，针对配置信息执行预设的运算。从而解决了精简指令集处理器架构中扩展专用指令的问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是本公开的一个实施例可以应用于其中的示例性系统架构图；
图2是根据本公开的用于处理信息的方法的一个实施例的流程图；
图3是适于用来实现本公开实施例的用于处理信息的方法的一个硬件部分的示意图；
图4是根据本公开的用于处理信息的方法的一个应用场景的示意图；
图5是根据本公开的用于处理信息的方法的又一个实施例的流程图；
图6是根据本公开的用于处理信息的装置的一个实施例的结构示意图；
图7是适于用来实现本公开实施例的终端设备的计算机系统的结构示意图。
具体实施方式
下面结合附图和实施例对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1示出了可以应用本公开实施例的用于处理信息的方法或用于处理信息的装置的示例性系统架构100。
如图1所示，系统架构100可以包括终端设备101、102、103，网络104和服务器105。网络104用以在终端设备101、102、103和服务器105之间提供通信链路的介质。网络104可以包括各种连接类型，例如有线、无线通信链路或者光纤电缆等等。
用户可以使用终端设备101、102、103通过网络104与服务器105交互，以接收或发送消息等。终端设备101、102、103上可以安装有各种通讯客户端应用，例如播放类应用、搜索类应用、图像处理类应用、即时通信工具、社交平台软件等。
终端设备101、102、103可以是硬件，也可以是软件。当终端设备101、102、103为硬件时，可以是具有RISC处理器和运算器的各种电子设备，包括但不限于智能手机、平板电脑、智能音箱、车载语音设备等等。当终端设备101、102、103为软件时，可以安装在上述所列举的电子设备中。其可以实现成多个软件或软件模块(例如用来提供分布式服务)，也可以实现成单个软件或软件模块。在此不做具体限定。
服务器105可以是提供各种服务的服务器，例如对终端设备101、102、103上显示的信息提供支持的后台服务器。后台服务器可以对接收到的请求等数据进行分析等处理，并将处理结果反馈给终端设备101、102、103。
需要说明的是，服务器105可以是硬件，也可以是软件。当服务器105为硬件时，可以实现成多个服务器组成的分布式服务器集群，也可以实现成单个服务器。当服务器105为软件时，可以实现成多个软件或软件模块(例如用来提供分布式服务)，也可以实现成单个软件或软件模块。在此不做具体限定。
需要说明的是，本公开实施例所提供的用于处理信息的方法一般由终端设备101、102、103执行，相应地，用于处理信息的装置一般设置于终端设备101、102、103中。应该理解，图1中的终端设备、网络和服务器的数目仅仅是示意性的。根据实现需要，可以具有任意数目的终端设备、网络和服务器。
继续参考图2，示出了根据本公开的用于处理信息的方法的一个实施例的流程200。该用于处理信息的方法，包括以下步骤：
步骤201，基于所获取指令的指令操作码，确定指令的指令类别。
在本实施例中，用于处理信息的方法的执行主体(例如图1所示的终端设备101、102、103)可以包括CPU和运算器。其中，CPU可以是RISC处理器。RISC是一种执行较少类型计算机指令的微处理器。在RISC中，计算机在各机器周期内可以执行指令，无论简单或复杂的操作，均可以由简单指令的程序块完成。通常，每一条指令都有一个操作码，它表示该指令进行什么性质的操作，不同的指令用操作码这个字段的不同编码来表示。所以，执行主体可以基于所获取指令的指令操作码，确定所获取指令的指令类别。这里，指令类别可以包括通用指令和专用指令。
在计算机中，指示计算机硬件执行某种运算、处理功能的命令称为指令。指令是计算机运行的最小的功能单位，而硬件的作用是完成每条指令规定的功能。一台计算机上全部指令的集合，就是这台计算机的指令系统。指令系统也称指令集，是这台计算机全部功能的体现。RISC和CISC是CPU从指令集的特点上划分的两类。实践中，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令。这里，通用指令可以是指与执行主体的CPU的硬件电路相配合的指令。专用指令可以是指与执行主体的运算器的硬件电路相配合的指令。这里，运算器可以是根据实际的应用场景增加的AI加速器。
请参考图3，其上半部分方框中所示为一个标准的五级流水线RISC处理器的逻辑框图。其中，五级流水线分别为：取指阶段、译码阶段、执行阶段、访存阶段、写回阶段。取指阶段向译码阶段发送取到的指令，译码阶段根据指令格式中的信息读取寄存器组中的数据发送到执行阶段，执行阶段对数据进行运算处理后把运算结果发送到写回阶段，写回阶段从多个执行阶段的运算结果中按照优先级选取一个写回到寄存器组。可以理解的是，由于五级流水线RISC处理器为目前广泛研究和应用的公知技术，因此，图3上半部分方框中的译码单元、数据相关记分板、算数逻辑单元等部分的功能不再赘述。
图3下半部分方框中所示为运算器在译码和执行两个阶段增加的硬件单元和寄存器组。其中，硬件单元可以包括运算单元、配置加载器等等，寄存器组可以包括运算寄存器组和配置寄存器组。这里，配置寄存器组可以具备特殊的结构，即多组配置寄存器组并存(多组寄存器组共存的实现方式可以是按照地址可访问的方式，也可以是先进先出的访问方式)。配置寄存器组的内容可以通过选择器传输到执行阶段的运算单元。具体选择哪一组配置寄存器的内容，由配置加载器根据译码阶段传输过来的指令信息进行选择。
图3下方方框外的部分为RISC处理器之外的附加电路。其中，DMA(Direct MemoryAccess，直接内存存取)控制器负责批量加载加速器配置信息到配置寄存器组。由于配置寄存器组的数量有限，而片上存储器可以容纳远多于配置寄存器组的配置信息。所以当配置信息组的数量很大时，只有部分配置信息组可以加载到配置寄存器组中，后续的配置信息组需要DMA控制器根据运算单元消耗配置信息组的速度逐步加载。需要注意的是，DMA控制器的操作信息，即配置信息组在片上存储器上存储的地址和组数，可以由RISC处理器预先配置。RISC处理器启动DMA控制器后，DMA控制器可以独立于RISC处理器运行，不需要RISC处理器干预。
实践中，RISC指令为了便于硬件译码，会采用固定长度的指令格式，例如，32比特、64比特等等。这里，通用指令和专用指令的长度可以相等，都为固定长度。作为示例，本实施例中的指令可以是32比特的指令。其中，指令中的第0-6位可以表示指令操作码，指令操作码可以用于区别通用指令和专用指令。专用指令可以包括寄存器选择信息、基地址信息和待读取数据长度。作为示例，当指令为专用指令时，32比特中的第7-11位可以为寄存器选择信息，用于选择多组配置寄存器组中的一个寄存器组，或用于按照地址可以访问的实现方式中的地址部分；32比特中的第15-19位可以为基地址信息，可以用于标识特定配置寄存器组中的基地址；32比特中的第20-24位可以为待读取数据长度，可以用于标识特定配置寄存器组中需要读取的字节长度。
在本实施例的一些可选的实现方式中，在获取指令之前，上述用于处理信息的方法还可以包括：将预设的配置信息存储到预设的存储器。
在本实现方式中，执行主体可以将预设的配置信息存储到预设的存储器。作为示例，上述预设的存储器可以RISC处理器之外的片上存储器。作为示例，RISC处理器在初始化阶段，可以配置多组配置信息到片上存储器中，这里，一组配置信息可以是指用于运算器执行一次运所需的信息。
在一些可选的实现方式中，上述用于处理信息的方法还可以包括：
首先，配置DMA控制器的数据转移配置信息。
在本实现方式中，执行主体可以配置DMA控制器的数据转移配置信息。这里，上述数据转移配置信息可以用于指示待转移数据。举例来说，数据转移配置信息可以包括基地址和传输字节长度。作为示例，在启动阶段，RISC处理器可以配置DMA控制器的基地址和传输字节长度。
然后，向DMA控制器发送启动指令，以供DMA控制器接收到启动指令后执行以下数据搬运步骤：根据数据转移配置信息，将存储器中存储的配置信息转移到配置寄存器组。
在本实现方式中，RISC处理器可以向DMA控制器发送启动指令，以供DMA控制器接收到启动指令后执行以下数据搬运步骤：根据数据转移配置信息，将存储器中存储的配置信息转移到配置寄存器组。
实践中，在端侧AI推理执行的过程中，神经网络推理运算所需的参数信息等是可以预先得到的，在运算开始前就已经固定下来，通过权重值和神经网络各层的配置信息表示。基于这一原理，就可以在运算器启动前，批量加载其计算神经网络每一层所需的配置信息，节省了在运算器运行过程中加载配置信息的时间。此外，由于DMA控制器可以独立于RISC处理器运行，所以RISC处理器进行运算和DMA控制器搬运配置信息组可以并行执行，进而进一步节省了运算时间，提高了运算效率。
可选的，根据数据转移配置信息，将存储器中存储的配置信息转移到配置寄存器组，可以具体如下进行：
首先，确定配置寄存器组的状态。
在本实现方式中，DMA控制器启动后，可以首先确定多组配置寄存器组的状态，判断配置寄存器组的状态是否为不满。作为示例，DMA控制器可以根据配置加载器的读指针和自身的写指针之间的关系，确定配置寄存器组的状态是否为不满。这里，状态为不满，表示配置寄存器组中有剩余空间，可以向配置寄存器组中搬运数据。否则，表示配置寄存器组中没有剩余空间，不可以向配置寄存器组中搬运数据。
然后，根据所确定的状态，从存储器中转移配置信息到配置寄存器组。
在本实现方式中，DMA控制器可以根据所确定的配置寄存器组的状态，从存储器中转移配置信息到配置寄存器组。举例来说，当配置寄存器组的状态为不满时，DMA控制器可以从存储器中转移配置信息到配置寄存器组。否则，DMA控制器等待，并实时查询配置加载器的读指针变化，直到判断配置寄存器组的状态为不满。
步骤202，响应于确定指令为专用指令，将专用指令发送给预设的运算器，以供运算器执行以下运算步骤2021～2023。
在本实施例中，如果确定所获取的指令为专用指令，则执行主体可以将该专用指令发送给运算器，以供运算器执行以下运算步骤2021～2023。
步骤2021，根据寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组。
在本实施例中，运算器接收到专用指令之后，可以根据专用指令中的寄存器选择信息从预设的多组配置寄存器组中选取一组寄存器组作为目标配置寄存器组。举例来说，在译码阶段，译码单元解析指令操作码，当判断指令为专用指令时，会把专用指令中的寄存器选择信息发送给执行阶段的配置加载器，由配置加载器根据寄存器选择信息从多组配置寄存器组中选取出一组配置寄存器组作为目标配置寄存器组。
步骤2022，根据基地址信息和待读取数据长度，从目标配置寄存器组读取配置信息。
在本实施例中，运算器在确定目标配置寄存器组之后，可以根据专用指令中的基地址信息和待读取数据长度，从目标配置寄存器组读取配置信息。举例来说，运算器中的配置加载器在确定目标配置寄存器组之后，可以在目标配置寄存器组的基地址信息所指定的基地址开始读取待读取数据长度所指定长度的配置信息给运算单元。作为示例，配置信息可以包括但不限于运算寄存器组中的寄存器地址，RISC处理器的寄存器组中的寄存器地址，运算器进行神经网络推理运算所需的参数信息等一系列信息，等等。这些，配置信息的长度远远超过了RISC指令的32位可以容纳的内容。
步骤2023，针对配置信息，执行预设的运算。
在本实施例中，运算器可以使用步骤2022中获取的配置信息，执行预设的运算。这里，预设的运算可以是指所获取的专用指令所指示执行的运算。举例来说，运算器的运算单元可以使用步骤2022中获取的配置信息完成专用指令所指示的运算，得到运算结果。之后，运算单元可以将运算结果写回到运算寄存器组或者RISC处理器的寄存器组。
继续参见图4，图4是根据本实施例的用于处理信息的方法的应用场景的一个示意图。在图4的应用场景中，终端设备的RISC处理器401基于所获取指令的指令操作码，确定指令的指令类别。如果确定指令为专用指令，则RISC处理器将专用指令发送给预设的运算器402，以供运算器402执行以下运算步骤：根据寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组。之后，根据基地址信息和待读取数据长度，从目标配置寄存器组读取配置信息。最后，针对配置信息执行预设的运算。
本公开的上述实施例提供的方法使用运算器对专用指令进行处理，从而解决了精简指令集处理器架构中扩展专用指令的问题。
进一步参考图5，其示出了用于处理信息的方法的又一个实施例的流程500。该用于处理信息的方法的流程500，包括以下步骤：
步骤501，基于所获取指令的指令操作码，确定指令的指令类别。
在本实施例中，步骤501与图2所示实施例的步骤201类似，此处不再赘述。
步骤502，响应于确定指令为专用指令，将专用指令发送给预设的运算器，以供运算器执行以下运算步骤5021～5023。
在本实施例中，如果确定所获取的指令为专用指令，则执行主体可以将该专用指令发送给运算器，以供运算器执行以下运算步骤5021～5023。
步骤5021，根据寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组。
在本实施例中，步骤5021与图2所示实施例的步骤2021类似，此处不再赘述。
步骤5022，根据基地址信息和待读取数据长度，从目标配置寄存器组读取配置信息。
在本实施例中，步骤5022与图2所示实施例的步骤2022类似，此处不再赘述。
步骤5023，针对配置信息，执行预设的运算。
在本实施例中，步骤5023与图2所示实施例的步骤2023类似，此处不再赘述。
步骤503，响应于确定指令为通用指令，执行操作步骤5031～5034。
在本实施例中，指令类别还可以包括通用指令。通用指令可以包括用于从预设的寄存器组中确定寄存器的第一寄存器确定信息、第二寄存器确定信息和第三寄存器确定信息。作为示例，当指令为通用指令时，32比特中的第7-11位可以用于选择寄存器组中的一个寄存器，该寄存器可以用来存储指令运算结果。32比特中的第15-19位可以用于选择寄存器组中的一个寄存器，该寄存器用来存储指令运算操作数之一。32比特中的第20-24位可以用于选择寄存器组中的一个寄存器，该寄存器用来存储指令运算操作数之二。
这里，当执行主体确定所获取的指令为通用指令时，执行主体可以执行以下操作步骤5031～5034。
步骤5031，获取第一寄存器确定信息所确定的寄存器中的数据作为第一操作数。
在本实施例中，执行主体可以获取第一寄存器确定信息所确定的寄存器中的数据作为第一操作数。
步骤5032，获取第二寄存器确定信息所确定的寄存器中的数据作为第二操作数。
在本实施例中，执行主体可以获取第二寄存器确定信息所确定的寄存器中的数据作为第二操作数。
步骤5033，对第一操作数和第二操作数执行预设的操作，得到操作结果。
在本实施例中，执行主体可以对第一操作数和第二操作数执行预设的操作。这里，预设的操作可以是指所获取的通用指令所指示执行的操作。
步骤5034，将操作结果存储到第三寄存器所确定的寄存器中。
在本实施例中，执行主体可以将步骤5033中的到的操作结果存储到第三寄存器所确定的寄存器中。
从图5中可以看出，与图2对应的实施例相比，本实施例中的用于处理信息的方法的流程500突出了当指令为通用指令时，对通用指令的处理。由此，本实施例描述的方案可以针对不同的指令类别执行不同的步骤，从而实现了对通用指令和专用指令的处理。
进一步参考图6，作为对上述各图所示方法的实现，本公开提供了一种用于处理信息的装置的一个实施例，该装置实施例与图2所示的方法实施例相对应，该装置具体可以应用于各种电子设备中。
如图6所示，本实施例的用于处理信息的装置600包括：确定单元601和运算单元602。其中，确定单元601被配置成基于所获取指令的指令操作码，确定上述指令的指令类别，其中，指令类别包括专用指令，专用指令包括寄存器选择信息、基地址信息和待读取数据长度；运算单元602被配置成响应于确定上述指令为专用指令，将上述专用指令发送给预设的运算器，以供上述运算器执行以下运算步骤：根据上述寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；根据上述基地址信息和上述待读取数据长度，从上述目标配置寄存器组读取配置信息；针对上述配置信息，执行预设的运算。
在本实施例中，用于处理信息的装置600的确定单元601和运算单元602的具体处理及其所带来的技术效果可分别参考图2对应实施例中步骤201和步骤202的相关说明，在此不再赘述。
在本实施例的一些可选的实现方式中，指令类别还包括通用指令，通用指令包括用于从预设的寄存器组中确定寄存器的第一寄存器确定信息、第二寄存器确定信息和第三寄存器确定信息；以及上述装置600还包括：操作单元(图中未示出)，被配置成响应于确定上述指令为通用指令，执行以下操作步骤：获取上述第一寄存器确定信息所确定的寄存器中的数据作为第一操作数；获取上述第二寄存器确定信息所确定的寄存器中的数据作为第二操作数；对上述第一操作数和上述第二操作数执行预设的操作，得到操作结果；将上述操作结果存储到上述第三寄存器所确定的寄存器中。
在本实施例的一些可选的实现方式中，上述装置600还包括：存储单元(图中未示出)，被配置成将预设的配置信息存储到预设的存储器。
在本实施例的一些可选的实现方式中，上述装置600还包括：配置单元(图中未示出)，被配置成配置DMA控制器的数据转移配置信息，其中，上述数据转移配置信息用于指示待转移数据；启动单元(图中未示出)，被配置成向上述DMA控制器发送启动指令，以供上述DMA控制器接收到启动指令后执行预设的数据搬运步骤，其中，上述DMA控制器包括转移单元，上述转移单元，被配置成根据上述数据转移配置信息，将上述存储器中存储的配置信息转移到上述配置寄存器组。
在本实施例的一些可选的实现方式中，上述转移单元进一步被配置成：确定上述配置寄存器组的状态；根据所确定的状态，从上述存储器中转移配置信息到上述配置寄存器组。
下面参考图7，其示出了适于用来实现本公开的实施例的电子设备(例如图1中的终端设备)700的结构示意图。图7示出的终端设备仅仅是一个示例，不应对本公开的实施例的功能和使用范围带来任何限制。
如图7所示，电子设备700可以包括处理装置(例如中央处理器、图形处理器、运算器等)701，其可以根据存储在只读存储器(ROM)702中的程序或者从存储装置708加载到随机访问存储器(RAM)703中的程序而执行各种适当的动作和处理。在RAM 703中，还存储有电子设备700操作所需的各种程序和数据。处理装置701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
通常，以下装置可以连接至I/O接口705：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置706；包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置707；包括例如磁带、硬盘等的存储装置708；以及通信装置709。通信装置709可以允许电子设备700与其他设备进行无线或有线通信以交换数据。虽然图7示出了具有各种装置的电子设备700，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。图7中示出的每个方框可以代表一个装置，也可以根据需要代表多个装置。
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置709从网络上被下载和安装，或者从存储装置708被安装，或者从ROM 702被安装。在该计算机程序被处理装置701执行时，执行本公开的实施例的方法中限定的上述功能。
需要说明的是，本公开的实施例所述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开的实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开的实施例中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。
上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备：基于所获取指令的指令操作码，确定上述指令的指令类别，其中，指令类别包括专用指令，专用指令包括寄存器选择信息、基地址信息和待读取数据长度；响应于确定上述指令为专用指令，将上述专用指令发送给预设的运算器，以供上述运算器执行以下运算步骤：根据上述寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；根据上述基地址信息和上述待读取数据长度，从上述目标配置寄存器组读取配置信息；针对上述配置信息，执行预设的运算。
可以以一种或多种程序设计语言或其组合来编写用于执行本公开的实施例的操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开的实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元也可以设置在处理器中，例如，可以描述为：一种处理器包括确定单元和运算单元。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定，例如，确定单元还可以被描述为“基于所获取指令的指令操作码，确定上述指令的指令类别的单元”。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开的实施例中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开的实施例中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种用于处理信息的方法，所述方法包括：
基于所获取指令的指令操作码，确定所述指令的指令类别，其中，指令类别包括专用指令，专用指令包括寄存器选择信息、基地址信息和待读取数据长度；
响应于确定所述指令为专用指令，将所述专用指令发送给预设的运算器，以供所述运算器执行以下运算步骤：根据所述寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；根据所述基地址信息和所述待读取数据长度，从所述目标配置寄存器组读取配置信息；针对所述配置信息，执行预设的运算；所述运算器为在RISC处理器上根据实际的应用场景增设的AI加速器；不同的配置寄存器组按照地址可访问或先进先出的访问方式并存；
在初始化阶段，将预设的多组配置信息存储至位于RISC处理器之外的附加电路上的片外存储器；在启动时，向位于所述附加电路上的DMA控制器发送启动指令，并控制所述DMA控制器将所述片外存储器中存储的配置信息转移至所述配置寄存器组；所述DMA控制器可以独立于所述RISC处理器的控制自行进行配置信息的转移操作。
2.根据权利要求1所述的方法，其中，指令类别还包括通用指令，通用指令包括用于从预设的寄存器组中确定寄存器的第一寄存器确定信息、第二寄存器确定信息和第三寄存器确定信息；以及
所述方法还包括：
响应于确定所述指令为通用指令，执行以下操作步骤：获取所述第一寄存器确定信息所确定的寄存器中的数据作为第一操作数；获取所述第二寄存器确定信息所确定的寄存器中的数据作为第二操作数；对所述第一操作数和所述第二操作数执行预设的操作，得到操作结果；将所述操作结果存储到所述第三寄存器所确定的寄存器中。
3.根据权利要求1所述的方法，其中，在获取指令之前，所述方法还包括：
将预设的配置信息存储到预设的存储器。
4.根据权利要求1所述的方法，其中，所述控制所述DMA控制器将所述片外存储器中存储的配置信息转移至所述配置寄存器组，包括：
确定所述配置寄存器组的状态；
根据所确定的状态，控制所述DMA控制器从所述片外存储器中转移配置信息到所述配置寄存器组。
5.一种用于处理信息的装置，所述装置包括：
确定单元，被配置成基于所获取指令的指令操作码，确定所述指令的指令类别，其中，指令类别包括专用指令，专用指令包括寄存器选择信息、基地址信息和待读取数据长度；
运算单元，被配置成响应于确定所述指令为专用指令，将所述专用指令发送给预设的运算器，以供所述运算器执行以下运算步骤：根据所述寄存器选择信息从预设的配置寄存器组中选取配置寄存器组作为目标配置寄存器组；根据所述基地址信息和所述待读取数据长度，从所述目标配置寄存器组读取配置信息；针对所述配置信息，执行预设的运算；所述运算器为在RISC处理器上根据实际的应用场景增设的AI加速器；不同的配置寄存器组按照地址可访问或先进先出的访问方式并存；
配置信息存储及转移单元，被配置成在初始化阶段，将预设的多组配置信息存储至位于RISC处理器之外的附加电路上的片外存储器；在启动时，向位于所述附加电路上的DMA控制器发送启动指令，并控制所述DMA控制器将所述片外存储器中存储的配置信息转移至所述配置寄存器组；所述DMA控制器可以独立于所述RISC处理器的控制自行进行配置信息的转移操作。
6.根据权利要求5所述的装置，其中，指令类别还包括通用指令，通用指令包括用于从预设的寄存器组中确定寄存器的第一寄存器确定信息、第二寄存器确定信息和第三寄存器确定信息；以及
所述装置还包括：
操作单元，被配置成响应于确定所述指令为通用指令，执行以下操作步骤：获取所述第一寄存器确定信息所确定的寄存器中的数据作为第一操作数；获取所述第二寄存器确定信息所确定的寄存器中的数据作为第二操作数；对所述第一操作数和所述第二操作数执行预设的操作，得到操作结果；将所述操作结果存储到所述第三寄存器所确定的寄存器中。
7.根据权利要求5所述的装置，其中，所述装置还包括：
存储单元，被配置成将预设的配置信息存储到预设的存储器。
8.根据权利要求5所述的装置，其中，所述配置信息存储及转移单元包括被配置成控制所述DMA控制器将所述片外存储器中存储的配置信息转移至所述配置寄存器组的转移子单元，所述转移子单元进一步被配置成：
确定所述配置寄存器组的状态；
根据所确定的状态，控制所述DMA控制器从所述片外存储器中转移配置信息到所述配置寄存器组。
9.一种终端，包括：
一个或多个处理器；
存储装置，其上存储有一个或多个程序；
运算器，被配置成处理专用指令；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-4中任一所述的方法。
10.一种计算机可读介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如权利要求1-4中任一所述的方法。
CN201911402401.9A 2019-12-31 2019-12-31 用于处理信息的方法和装置 Active CN111158756B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911402401.9A CN111158756B (zh) 2019-12-31 2019-12-31 用于处理信息的方法和装置
US16/890,665 US11016769B1 (en) 2019-12-31 2020-06-02 Method and apparatus for processing information
JP2020096666A JP6998991B2 (ja) 2019-12-31 2020-06-03 情報処理用方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911402401.9A CN111158756B (zh) 2019-12-31 2019-12-31 用于处理信息的方法和装置

Publications (2)

Publication Number Publication Date
CN111158756A CN111158756A (zh) 2020-05-15
CN111158756B true CN111158756B (zh) 2021-06-29

Family

ID=70559410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911402401.9A Active CN111158756B (zh) 2019-12-31 2019-12-31 用于处理信息的方法和装置

Country Status (3)

Country Link
US (1) US11016769B1 (zh)
JP (1) JP6998991B2 (zh)
CN (1) CN111158756B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112633505B (zh) * 2020-12-24 2022-05-27 苏州浪潮智能科技有限公司 一种基于risc-v的人工智能推理方法和系统
CN113138800B (zh) * 2021-03-25 2023-05-09 沐曦集成电路(上海)有限公司 定长指令集的编解码方法及计算系统
CN116126252B (zh) * 2023-04-11 2023-08-08 南京砺算科技有限公司 数据加载方法及图形处理器、计算机可读存储介质
CN117193861B (zh) * 2023-11-07 2024-03-15 芯来智融半导体科技(上海)有限公司 指令处理方法、装置、计算机设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1634164A2 (en) * 2003-06-13 2006-03-15 ARM Limited Data access program instruction encoding
CN105426274A (zh) * 2015-11-13 2016-03-23 上海交通大学 一种容软错误的粗粒度可重构阵列
CN105512092A (zh) * 2014-10-08 2016-04-20 富士通株式会社 算术电路和用于算术电路的控制方法
KR20160070631A (ko) * 2014-12-10 2016-06-20 삼성전자주식회사 프로세서 및 프로세서의 명령어 처리 방법
CN107315715A (zh) * 2016-04-26 2017-11-03 北京中科寒武纪科技有限公司 一种用于执行矩阵加/减运算的装置和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761524A (en) * 1996-03-15 1998-06-02 Renditon, Inc. Method and apparatus for performing and operation multiple times in response to a single instruction
US6128728A (en) * 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
JP2000250895A (ja) * 1999-03-01 2000-09-14 Sanyo Electric Co Ltd データ処理装置
US8484441B2 (en) * 2004-03-31 2013-07-09 Icera Inc. Apparatus and method for separate asymmetric control processing and data path processing in a configurable dual path processor that supports instructions having different bit widths
JP2006011924A (ja) * 2004-06-28 2006-01-12 Fujitsu Ltd 再構成可能演算装置および半導体装置
US20060179273A1 (en) * 2005-02-09 2006-08-10 Advanced Micro Devices, Inc. Data processor adapted for efficient digital signal processing and method therefor
CN106557442B (zh) * 2015-09-28 2019-05-21 北京兆易创新科技股份有限公司 一种芯片系统
US20180046903A1 (en) * 2016-08-12 2018-02-15 DeePhi Technology Co., Ltd. Deep processing unit (dpu) for implementing an artificial neural network (ann)
CN106775579B (zh) * 2016-11-29 2019-06-04 北京时代民芯科技有限公司 基于可配置技术的浮点运算加速单元
US10409615B2 (en) * 2017-06-19 2019-09-10 The Regents Of The University Of Michigan Configurable arithmetic unit
CN107562549B (zh) * 2017-08-21 2019-12-03 西安电子科技大学 基于片上总线和共享内存的异构众核asip架构
US10747286B2 (en) * 2018-06-11 2020-08-18 Intel Corporation Dynamic power budget allocation in multi-processor system
CN109857460B (zh) * 2019-02-20 2021-09-21 南京华捷艾米软件科技有限公司 基于risc-v架构的矩阵卷积计算方法、接口、协处理器及系统
CN110390385B (zh) * 2019-06-28 2021-09-28 东南大学 一种基于bnrp的可配置并行通用卷积神经网络加速器
CN110502278B (zh) * 2019-07-24 2021-07-16 瑞芯微电子股份有限公司 基于RiscV扩展指令的神经网络协处理器及其协处理方法
US11593156B2 (en) * 2019-08-16 2023-02-28 Red Hat, Inc. Instruction offload to processor cores in attached memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1634164A2 (en) * 2003-06-13 2006-03-15 ARM Limited Data access program instruction encoding
CN105512092A (zh) * 2014-10-08 2016-04-20 富士通株式会社 算术电路和用于算术电路的控制方法
KR20160070631A (ko) * 2014-12-10 2016-06-20 삼성전자주식회사 프로세서 및 프로세서의 명령어 처리 방법
CN105426274A (zh) * 2015-11-13 2016-03-23 上海交通大学 一种容软错误的粗粒度可重构阵列
CN107315715A (zh) * 2016-04-26 2017-11-03 北京中科寒武纪科技有限公司 一种用于执行矩阵加/减运算的装置和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A new delta compression algorithm suitable for program updating in embedded systems;Y. Okada等;《Data Compression Conference, 2003. Proceedings. DCC 2003》;IEEE;20030422;全文 *
一种精简高效的FCU控制子系统平台;黄凯杰;《中国优秀硕士学位论文全文数据库》;中国学术期刊（光盘版）电子杂志社;20140731(第7期);全文 *

Also Published As

Publication number Publication date
JP2021111313A (ja) 2021-08-02
JP6998991B2 (ja) 2022-01-18
CN111158756A (zh) 2020-05-15
US11016769B1 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
CN111158756B (zh) 用于处理信息的方法和装置
US7146613B2 (en) JAVA DSP acceleration by byte-code optimization
US9619298B2 (en) Scheduling computing tasks for multi-processor systems based on resource requirements
JP7012689B2 (ja) コマンド実行方法及び装置
US9043806B2 (en) Information processing device and task switching method
CN107315717B (zh) 一种用于执行向量四则运算的装置和方法
CN107315716B (zh) 一种用于执行向量外积运算的装置和方法
CN111651202B (zh) 一种用于执行向量逻辑运算的装置
US20230084523A1 (en) Data Processing Method and Device, and Storage Medium
US8707013B2 (en) On-demand predicate registers
CN112394938A (zh) 在加速器中配置异构组件的方法和装置
KR20230124598A (ko) 높은 처리량 및 낮은 오버헤드 커널 개시를 위한 압축 커맨드 패킷
EP2336883A1 (en) Programming system in multi-core, and method and program of the same
US9015720B2 (en) Efficient state transition among multiple programs on multi-threaded processors by executing cache priming program
KR100751063B1 (ko) 임베디드 시스템의 프로그램 개발을 위한 ｐｃ 기반의에뮬레이션 제공 방법 및 장치
US20230168898A1 (en) Methods and apparatus to schedule parallel instructions using hybrid cores
CN112214244A (zh) 一种运算装置及其操作方法
US20230136365A1 (en) Methods and apparatus to allocate accelerator usage
CN115129394A (zh) 微服务启动方法及装置、计算机可读介质和电子设备
CN117519712A (zh) 应用程序运行方法、装置、电子设备以及存储介质
US9081582B2 (en) Microcode for transport triggered architecture central processing units
CN116737254A (zh) 类加载方法、装置、设备及介质
CN114579264A (zh) 处理装置、处理系统和处理方法
KR20030024831A (ko) 압축된 프로그램 코드를 처리하는 전자 디바이스 및 방법
CN115185595A (zh) 一种应用程序的运行控制方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant