CN117539548A - 基于wait机制的指令执行方法、装置、设备及存储介质 - Google Patents
基于wait机制的指令执行方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN117539548A CN117539548A CN202311604958.7A CN202311604958A CN117539548A CN 117539548 A CN117539548 A CN 117539548A CN 202311604958 A CN202311604958 A CN 202311604958A CN 117539548 A CN117539548 A CN 117539548A
- Authority
- CN
- China
- Prior art keywords
- instruction
- allocated
- wait
- instructions
- functional unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000006870 function Effects 0.000 claims description 21
- 238000004590 computer program Methods 0.000 claims description 16
- 101150056391 SHU1 gene Proteins 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 101150115377 SHU2 gene Proteins 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30065—Loop control instructions; iterative instructions, e.g. LOOP, REPEAT
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
本发明实施例公开了一种基于wait机制的指令执行方法、装置、设备及存储介质。该方法包括：获取待执行循环结构的任一循环体中的至少一条待分配指令；根据各待分配指令的指令类型，从至少一个用于执行待分配指令的功能单元中选取与各待分配指令相匹配的目标功能单元；根据各待分配指令的指令延迟，基于各待分配指令相匹配的目标功能单元，确定指令调度结果；根据指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。本发明实施例提高了指令调度效率。
Description
技术领域
本发明涉及数据处理技术领域，尤其涉及一种基于wait机制的指令执行方法、装置、设备及存储介质。
背景技术
对程序块或过程中的操作进行排序以有效利用处理器资源的任务称为指令调度。一组指令的执行时间严重依赖于其执行顺序，指令调度会重排一个过程中的各个指令，使每个周期执行尽可能多的指令，以改进其运行时间。
现有的编译器指令调度方法包括：列表调度、贪婪调度和打破反依赖调度等。然而，对于VLIW(Very Long Instruction Word，超长字节指令)或带有循环结构的机器指令而言，其在程序执行过程中占用时间较长，采用现有的指令调度方式效率较低。因此，如何合理分配功能单元以提升目标程序性能从而提高指令执行效率成为亟待解决的问题。
发明内容
本发明提供了一种基于wait机制的指令执行方法、装置、设备及存储介质，以提高指令调度效率。
根据本发明的一方面，提供了一种基于wait机制的指令执行方法，所述方法包括：
获取待执行循环结构的任一循环体中的至少一条待分配指令；
根据各所述待分配指令的指令类型，从至少一个用于执行所述待分配指令的功能单元中选取与各所述待分配指令相匹配的目标功能单元；
根据各所述待分配指令的指令延迟，基于各所述待分配指令相匹配的目标功能单元，确定指令调度结果；
根据所述指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。
根据本发明的另一方面，提供了一种基于wait机制的指令执行装置，所述装置包括：
指令获取模块，用于获取待执行循环结构的任一循环体中的至少一条待分配指令；
功能单元匹配模块，用于根据各所述待分配指令的指令类型，从至少一个用于执行所述待分配指令的功能单元中选取与各所述待分配指令相匹配的目标功能单元；
调度结果确定模块，用于根据各所述待分配指令的指令延迟，基于各所述待分配指令相匹配的目标功能单元，确定指令调度结果；
调度指令生成模块，用于根据所述指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的基于wait机制的指令执行方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的基于wait机制的指令执行方法。
本发明实施例技术方案通过获取待执行循环结构的任一循环体中的至少一条待分配指令；根据各待分配指令的指令类型，从至少一个用于执行待分配指令的功能单元中选取与各待分配指令相匹配的目标功能单元；根据各待分配指令的指令延迟，基于各待分配指令相匹配的目标功能单元，确定指令调度结果；根据指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。上述技术方案通过将待分配指令均衡的分配给不同的功能单元，以使得每个功能单元总周期尽可能均衡，将分配好功能单元的机器指令进行调度并生成wait指令，利用wait指令提升程序性能，从而提高了指令执行效率。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种基于wait机制的指令执行方法的流程图；
图2是根据本发明实施例二提供的一种基于wait机制的指令执行方法的流程图；
图3是根据本发明实施例三提供的一种基于wait机制的指令执行装置的结构示意图；
图4是实现本发明实施例的基于wait机制的指令执行方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供的一种基于wait机制的指令执行方法的流程图，本实施例可适用于对带有循环结构的机器指令进行功能单元的合理分配并进行指令调度的情况，该方法可以由基于wait机制的指令执行装置来执行，该基于wait机制的指令执行装置可以采用硬件和/或软件的形式实现，该基于wait机制的指令执行装置可配置于电子设备中。如图1所示，该方法包括：
S110、获取待执行循环结构的任一循环体中的至少一条待分配指令。
其中，待执行循环结构可以是包括至少一个循环体的循环程序；待分配指令可以是待进行功能单元分配的循环体中的指令代码。
S120、根据各待分配指令的指令类型，从至少一个用于执行待分配指令的功能单元中选取与各待分配指令相匹配的目标功能单元。
其中，功能单元可以是执行不同类型操作的硬件执行单元；功能单元部署在用于执行指令的处理器中，例如，执行VLIW指令的处理器为VLIW处理器。在VLIW处理器内可以部署有不同功能类型的功能单元。例如，不同功能类型的功能单元可以包括整数计算单元(Integer Units)、浮点单元(Floating-Point Units)、载入存储单元(Load-Store Units)和载入存储单元(Load-Store Units)等。
需要说明的是，每条指令最终都需要分配到一个具体的功能单元上执行。例如，处理器有4个乘法计算单元(FALU：floating-point arithmetic-logic unit)，分别为FALU0、FALU1、FALU2和FALU3；最终程序里面所有的乘法计算指令都要分配到这4个FALU之一上进行执行。在VLIW处理器中，这4个FALU处理器的指令是可以并发的，但每个FALU上的指令要依次发射。因此，乘法指令在4个FALU的分配方式，会影响最终程序执行的总时间，从而关系程序执行效率。
示例性的，可以根据各待分配指令的指令类型，从至少一个用于执行分配指令的功能单元中选取功能单元配型和指令类型相匹配的目标功能单元，作为用于执行相应待分配指令的功能单元。
在一个可选实施例中，根据各待分配指令的指令类型，从至少一个用于执行待分配指令的功能单元中选取与各待分配指令相匹配的目标功能单元，包括：确定用于执行待分配指令的至少一个功能单元的功能类型；根据各待分配指令的指令类型，基于各功能单元的功能类型，从至少一个功能单元中选取与各待分配指令相匹配的目标功能单元。
其中，不同功能单元的功能类型不同，不同功能类型的功能单元用于执行不同指令类型的待分配指令。
示例性的，用于执行待分配指令的目标处理器中包括功能单元A0、A1、B0、B1、C0和C1。其中，A0和A1为功能类型相同的功能单元，可以用于执行Load类型的指令；B0和B1为功能类型相同的功能单元，可以用于执行Index类型的指令；C0和C1为功能类型相同的功能单元，可以用于执行Mul类型的指令。
具体的，可以根据各待分配指令的指令类型，基于各功能单元的功能类型，选取指令类型和功能类型相匹配的功能单元，作为相应待分配指令的目标功能单元。需要说明的是，在一个时钟周期下，一个功能单元绑定唯一一条待分配指令。
S130、根据各待分配指令的指令延迟，基于各待分配指令相匹配的目标功能单元，确定指令调度结果。
其中，指令延迟可以是待分配指令在执行过程中的延迟时间，不同待分配指令的指令延迟可能相同也可能不同。
示例性的，根据各待分配指令的指令延迟，基于各待分配指令相匹配的目标功能单元和相应的调度方式，例如，列表调度，确定指令调度结果。需要说明的是，由于指令与指令之间存在关联性和依赖性，因此，在确定指令调度结果的过程中还需要考虑指令之间的关联关系。
需要说明的是，在编译器进行指令调度时，分析指令的数据流需要依赖于有向无环图(Directed Acyclic Graph，DAG)进行。有向无环图是编译器调度指令常用的内部结构。
若所有指令形成的DAG为G＝(V，E)，其中V是点(机器指令，也简称指令，在有向无环图中也称作节点)的集合，E是边(指令之间的依赖关系)的集合，图中的总节点数为N(G)。其中V是机器指令的集合，集合中的每个节点代表一条机器指令；E是指令之间的依赖边的集合，E中的每一个元素为一个有序的二元组(边)(u，v)。其中u，v∈V，记为u→v，表明机器指令u是机器指令v的前驱节点(或v是u的后继节点)。若u的一个输出操作数作为输入操作数被v使用，该边u→v描述了一个数据依赖(Data Dependency)。在有向无环图中，边的集合E包含的类型除了上述描述的数据依赖外，还包括反依赖、输出依赖、控制依赖等类型等。
在一个可选实施例中，根据各待分配指令的指令延迟，基于各待分配指令相匹配的目标功能单元，确定指令调度结果，包括：确定各待分配指令之间的指令关联关系；根据指令关联关系、各待分配指令的目标功能单元以及各待分配指令的指令延时，确定指令调度结果。
若存在如下待执行循环结构：
Global G；
Loop(N){
Load(Address_0++)->A；(指令延时：4)
Load(Address_1++)->B；(指令延时：4)
Index(A)->C；(指令延时：2)
Index(B)->D；(指令延时：2)
Mul(C,G)->E；(指令延时：3)
Mul(D,G)->F；(指令延时：3)
Store(E,Address_2++)；
Store(F,Address_3++)；
}
其中，循环体的循环次数是N，循环体内包含了8条待分配指令，变量G是循环体外的全局数据。
其中，Index(A)指令的执行依赖于前驱指令Load(Address_0++)，因此，Index(A)指令和Load(Address_0++)指令具有关联关系。循环体内的其他指令之间的关联关系同理，如Mul(C,G)依赖于Index(A)，本实施例对此不再进行赘述。
示例性的，若目标处理器内包括12个功能单元，分别为：
BIU0/BIU1/BIU2/BIU3:Bus Interface Unit，访存单元，共4个，用于执行Load/Store类指令；
SHU0/SHU1/SHU2/SHU3:Shuffle Unit，数据交织处理单元，共4个，用于执行Index类指令；
ALU0/ALU1/ALU2/ALU3:Arithmetic Logic Unit，逻辑运算单元，共4个，用于执行Mul(乘法)类指令。
针对一个循环体，分配结果如下：
1.Load(Address_0++)->A；(分配功能单元：BIU0)
2.Load(Address_1++)->B；(分配功能单元：BIU1)
3.Index(A)->C；(分配功能单元：SHU0)
4.Index(B)->D；(分配功能单元：SHU1)
5.Mul(C,G)->E；(分配功能单元：ALU0)
6.Mul(D,G)->F；(分配功能单元：ALU1)
7.Store(E,Address_2++)；(分配功能单元：BIU2)
8.Store(F,Address_3++)；(分配功能单元：BIU3)
根据指令关联关系、各待分配指令的目标功能单元以及各待分配指令的指令延时，生成的指令调度结果如下：
| 时钟周期 | BIU0 | BIU1 | BIU2 | BIU3 | SHU0 | SHU1 | SHU2 | SHU3 | ALU0 | ALU1 | ALU2 | AUL3 |
| 1 | 1 | 2 | ||||||||||
| 2 | ||||||||||||
| 3 | ||||||||||||
| 4 | ||||||||||||
| 5 | 3 | 4 | ||||||||||
| 6 | ||||||||||||
| 7 | 5 | 6 | ||||||||||
| 8 | ||||||||||||
| 9 | ||||||||||||
| 10 | 7 | 8 |
其中，表格正文中的序号数字为待分配指令编号。需要说明的是，考虑指令延迟，待分配指令3的指令执行依赖于待分配指令1，而待分配指令1的指令延迟为4个时钟周期，因此，待分配指令3需要在第5个时钟周期下执行指令。其他待分配指令的调度方式同理，本实施例对此不再进行赘述。
S140、根据指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。
其中，wait指令生成机制可以是为每个功能单元生成wait指令的机制。
在一个可选实施例中，根据指令调度结果，基于wait指令生成机制，生成并执行wait调度指令，包括：根据指令调度结果，基于wait指令生成机制，生成各功能单元的wait指令；根据各功能单元的wait指令，生成并执行wait调度指令。
示例性的，延续前例，为每个功能单元生成wait指令，最终的wait指令发射形式如下：
BIU0:wait0||BIU1:wait0||BIU2:wait9||BIU3:wait9||SHU0:wait4||SHU1:wait4||ALU0:wait 6||ALU1:wait 6；
1||2||7||8||3||4||5||6；
可以理解的是，传统指令调度方式需要为每一个时钟周期生成一条调度指令，指令生成条数多占用内存空间较大，指令生成和执行效率低。采用wait调度指令生成的方式，仅生成一条wait调度指令，指令生成数量少，占用空间小，指令生成和执行效率高。
本发明实施例技术方案通过获取待执行循环结构的任一循环体中的至少一条待分配指令；根据各待分配指令的指令类型，从至少一个用于执行待分配指令的功能单元中选取与各待分配指令相匹配的目标功能单元；根据各待分配指令的指令延迟，基于各待分配指令相匹配的目标功能单元，确定指令调度结果；根据指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。上述技术方案通过将待分配指令均衡的分配给不同的功能单元，以使得每个功能单元总周期尽可能均衡，将分配好功能单元的机器指令进行调度并生成wait指令，利用wait指令提升程序性能，从而提高了指令执行效率。
实施例二
图2为本发明实施例二提供的一种基于wait机制的指令执行方法的流程图。本实施例在以上述实施例为基础上，提供了一种优选实例。
如图2所示，该方法包括以下具体步骤：
S210、获取待执行循环结构的任一循环体中的至少一条待分配指令。
S220、确定用于执行待分配指令的至少一个功能单元的功能类型。
S230、根据各待分配指令的指令类型，基于各功能单元的功能类型，从至少一个功能单元中选取与各待分配指令相匹配的目标功能单元。
S240、确定各待分配指令之间的指令关联关系。
S250、根据指令关联关系、各待分配指令的目标功能单元以及各待分配指令的指令延时，确定指令调度结果。
S260、根据指令调度结果，基于wait指令生成机制，生成各功能单元的wait指令。
S270、根据各功能单元的wait指令，生成并执行wait调度指令。
为进一步详细说明本申请实施例的指令调度改进方式，以及wait调度指令在本申请实施例的指令调度方式下所发挥的作用，以与传统调度方式进行对比的举例方式进行详细说明。
以如下所示的待执行循环结构为例进行举例说明：
Global G；
Loop(N){
Load(Address_0++)->A；(指令延时：4)
Load(Address_1++)->B；(指令延时：4)
Index(A)->C；(指令延时：2)
Index(B)->D；(指令延时：2)
Mul(C,G)->E；(指令延时：3)
Mul(D,G)->F；(指令延时：3)
Store(E,Address_2++)；
Store(F,Address_3++)；
}
其中，循环体的循环次数是N，循环体内包含了8条待分配指令，变量G是循环体外的全局数据。
本实施例中，目标处理器是支持wait机制的VLIW架构，它包含12个功能单元，分别为：
BIU0/BIU1/BIU2/BIU3:Bus Interface Unit，访存单元，共4个，用于执行Load/Store类指令；
SHU0/SHU1/SHU2/SHU3:Shuffle Unit，数据交织处理单元，共4个，用于执行Index类指令；
ALU0/ALU1/ALU2/ALU3:Arithmetic Logic Unit，逻辑运算单元，共4个，用于执行Mul类指令；
传统的功能单元分配方法，考虑到目标处理器包含对称的4组功能单元的结构，一般是通过循环展开4次，然后将每次循环中的指令尽可能分配到固定的一组功能单元上，从而利用并行发射的机制来提高代码执行效率。待执行循环结构循环展开后的代码如下：
Global G；
Loop(N/4){
1.Load(Address_0++)->A1；
2.Load(Address_1++)->B1；
3.Index(A1)->C1；
4.Index(B1)->D1；
5.Mul(C1,G)->E1；
6.Mul(D1,G)->F1；
7.Store(E1,Address_2++)；
8.Store(F1,Address_3++)；
注：上述指令分配功能单元：BIU0、SHU0、ALU09.Load(Address_0++)->A2；
10.Load(Address_1++)->B2；
11.Index(A2)->C2；
12.Index(B2)->D2；
13.Mul(C2,G)->E2；
14.Mul(D2,G)->F2；
15.Store(E2,Address_2++)；
16.Store(F2,Address_3++)；
注：上述指令分配功能单元：BIU1、SHU1、ALU117.Load(Address_0++)->A3；
18.Load(Address_1++)->B3；
19.Index(A3)->C3；
20.Index(B3)->D3；
21.Mul(C3,G)->E3；
22.Mul(D3,G)->F3；
23.Store(E3,Address_2++)；
24.Store(F3,Address_3++)；
注：上述指令分配功能单元：BIU2、SHU2、ALU225.Load(Address_0++)->A4；
26.Load(Address_1++)->B4；
27.Index(A4)->C4；
28.Index(B4)->D4；
29.Mul(C4,G)->E4；
30.Mul(D4,G)->F4；
31.Store(E4,Address_2++)；
32.Store(F4,Address_3++)；
注：上述指令分配功能单元：BIU3、SHU3、ALU3
}
上述传统功能单元分配方案，最终的指令调度结果如下表所示：
| 时钟周期 | BIU0 | BIU1 | BIU2 | BIU3 | SHU0 | SHU1 | SHU2 | SHU3 | ALU0 | ALU1 | ALU2 | AUL3 |
| 1 | 1 | 9 | 17 | 25 | ||||||||
| 2 | 2 | 10 | 18 | 26 | ||||||||
| 3 | ||||||||||||
| 4 | ||||||||||||
| 5 | 3 | 11 | 19 | 27 | ||||||||
| 6 | 4 | 12 | 20 | 28 | ||||||||
| 7 | 5 | 13 | 21 | 29 | ||||||||
| 8 | 6 | 14 | 22 | 30 | ||||||||
| 9 | ||||||||||||
| 10 | 7 | 15 | 23 | 31 | ||||||||
| 11 | 8 | 16 | 24 | 32 |
其中，表格正文中的序号数字为待分配指令编号。在传统功能单元分配方案下，循环展开4次的执行总周期是11各，循环体的总执行周期为(N/4)*11。
本申请实施例的功能单元分配方法不进行循环展开，直接将原始循环体内的所有功能单元平均分配到各个可用的功能单元上，分配结果如下：
Global G；
Loop(N){
1.Load(Address_0++)->A；(分配功能单元：BIU0)
2.Load(Address_1++)->B；(分配功能单元：BIU1)
3.Index(A)->C；(分配功能单元：SHU0)
4.Index(B)->D；(分配功能单元：SHU1)
5.Mul(C,G)->E；(分配功能单元：ALU0)
6.Mul(D,G)->F；(分配功能单元：ALU1)
7.Store(E,Address_2++)；(分配功能单元：BIU2)
8.Store(F,Address_3++)；(分配功能单元：BIU3)
}
上述本申请实施例的功能单元分配方案，最终的指令调度结果如下表所示：
| 时钟周期 | BIU0 | BIU1 | BIU2 | BIU3 | SHU0 | SHU1 | SHU2 | SHU3 | ALU0 | ALU1 | ALU2 | AUL3 |
| 1 | 1 | 2 | ||||||||||
| 2 | ||||||||||||
| 3 | ||||||||||||
| 4 | ||||||||||||
| 5 | 3 | 4 | ||||||||||
| 6 | ||||||||||||
| 7 | 5 | 6 | ||||||||||
| 8 | ||||||||||||
| 9 | ||||||||||||
| 10 | 7 | 8 |
依据上述调度结果为每个功能单元生成wait指令，最终的指令发射形式为：
BIU0:wait0||BIU1:wait0||BIU2:wait9||BIU3:wait9||SHU0:wait4||SHU1:wait4||ALU0:wait6||ALU1:wait6；
1||2||7||8||3||4||5||6；
最终的指令执行总周期是：N+9。
假如N＝4，上述代码的最终执行情况为：
| 时钟周期 | BIU0 | BIU1 | BIU2 | BIU3 | SHU0 | SHU1 | SHU2 | SHU3 | ALU0 | ALU1 | ALU2 | AUL3 |
| 1 | 1 | 2 | ||||||||||
| 2 | 9 | 10 | ||||||||||
| 3 | 17 | 18 | ||||||||||
| 4 | 25 | 26 | ||||||||||
| 5 | 3 | 4 | ||||||||||
| 6 | 11 | 12 | ||||||||||
| 7 | 19 | 20 | 5 | 6 | ||||||||
| 8 | 27 | 28 | 13 | 14 | ||||||||
| 9 | 21 | 22 | ||||||||||
| 10 | 7 | 8 | 29 | 30 | ||||||||
| 11 | 15 | 16 | ||||||||||
| 12 | 23 | 24 | ||||||||||
| 13 | 31 | 32 |
由此可见，当N＝4时，总周期是13拍，大于传统方法的11拍；但是当N>4时，本实施例提到的调度方式生成的总周期(N+9)将远远小于传统调度方式(N/4*11)的执行周期。
此外，需要说明的是，传统方式的传统调度方法需要针对每一个时钟周期分别生成调度指令。然而，本申请针对一个循环体，只需要生成一条wait调度指令，而传统的调度方式无法用wait机制生成wait调度指令。
实施例三
图3为本发明实施例三提供的一种基于wait机制的指令执行装置的结构示意图。本发明实施例所提供的一种基于wait机制的指令执行装置，该装置可适用于对带有循环结构的机器指令进行功能单元的合理分配并进行指令调度的情况，该基于wait机制的指令执行装置可以采用硬件和/或软件的形式实现，如图3所示，该装置具体包括：指令获取模块301、功能单元匹配模块302、调度结果确定模块303和调度指令生成模块304。
其中，
指令获取模块301，用于获取待执行循环结构的任一循环体中的至少一条待分配指令；
功能单元匹配模块302，用于根据各所述待分配指令的指令类型，从至少一个用于执行所述待分配指令的功能单元中选取与各所述待分配指令相匹配的目标功能单元；
调度结果确定模块303，用于根据各所述待分配指令的指令延迟，基于各所述待分配指令相匹配的目标功能单元，确定指令调度结果；
调度指令生成模块304，用于根据所述指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。
本发明实施例技术方案通过获取待执行循环结构的任一循环体中的至少一条待分配指令；根据各待分配指令的指令类型，从至少一个用于执行待分配指令的功能单元中选取与各待分配指令相匹配的目标功能单元；根据各待分配指令的指令延迟，基于各待分配指令相匹配的目标功能单元，确定指令调度结果；根据指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。上述技术方案通过将待分配指令均衡的分配给不同的功能单元，以使得每个功能单元总周期尽可能均衡，将分配好功能单元的机器指令进行调度并生成wait指令，利用wait指令提升程序性能，从而提高了指令执行效率。
可选的，所述功能单元匹配模块302，包括：
功能类型确定单元，用于确定用于执行所述待分配指令的至少一个功能单元的功能类型；
功能单元匹配单元，用于根据各所述待分配指令的指令类型，基于各所述功能单元的功能类型，从至少一个功能单元中选取与各所述待分配指令相匹配的目标功能单元。
可选的，所述调度结果确定模块303，包括：
指令关系确定单元，用于确定各所述待分配指令之间的指令关联关系；
调度结果确定单元，用于根据所述指令关联关系、各所述待分配指令的目标功能单元以及各所述待分配指令的指令延时，确定指令调度结果。
可选的，调度指令生成模块304，包括：
wait指令生成单元，用于根据所述指令调度结果，基于所述wait指令生成机制，生成各所述功能单元的wait指令；
调度指令生成单元，用于根据各所述功能单元的wait指令，生成并执行wait调度指令。
本发明实施例所提供的基于wait机制的指令执行装置可执行本发明任意实施例所提供的基于wait机制的指令执行方法，具备执行方法相应的功能模块和有益效果。
实施例四
图4示出了可以用来实施本发明的实施例的电子设备40的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图4所示，电子设备40包括至少一个处理器41，以及与至少一个处理器41通信连接的存储器，如只读存储器(ROM)42、随机访问存储器(RAM)43等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器41可以根据存储在只读存储器(ROM)42中的计算机程序或者从存储单元48加载到随机访问存储器(RAM)43中的计算机程序，来执行各种适当的动作和处理。在RAM 43中，还可存储电子设备40操作所需的各种程序和数据。处理器41、ROM 42以及RAM 43通过总线44彼此相连。输入/输出(I/O)接口45也连接至总线44。
电子设备40中的多个部件连接至I/O接口45，包括：输入单元46，例如键盘、鼠标等；输出单元47，例如各种类型的显示器、扬声器等；存储单元48，例如磁盘、光盘等；以及通信单元49，例如网卡、调制解调器、无线通信收发机等。通信单元49允许电子设备40通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器41可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器41的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器41执行上文所描述的各个方法和处理，例如基于wait机制的指令执行方法。
在一些实施例中，基于wait机制的指令执行方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元48。在一些实施例中，计算机程序的部分或者全部可以经由ROM 42和/或通信单元49而被载入和/或安装到电子设备40上。当计算机程序加载到RAM 43并由处理器41执行时，可以执行上文描述的基于wait机制的指令执行方法的一个或多个步骤。备选地，在其他实施例中，处理器41可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行基于wait机制的指令执行方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种基于wait机制的指令执行方法，其特征在于，包括：
获取待执行循环结构的任一循环体中的至少一条待分配指令；
根据各所述待分配指令的指令类型，从至少一个用于执行所述待分配指令的功能单元中选取与各所述待分配指令相匹配的目标功能单元；
根据各所述待分配指令的指令延迟，基于各所述待分配指令相匹配的目标功能单元，确定指令调度结果；
根据所述指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。
2.根据权利要求1所述的方法，其特征在于，所述根据各所述待分配指令的指令类型，从至少一个用于执行所述待分配指令的功能单元中选取与各所述待分配指令相匹配的目标功能单元，包括：
确定用于执行所述待分配指令的至少一个功能单元的功能类型；
根据各所述待分配指令的指令类型，基于各所述功能单元的功能类型，从至少一个功能单元中选取与各所述待分配指令相匹配的目标功能单元。
3.根据权利要求1所述的方法，其特征在于，所述根据各所述待分配指令的指令延迟，基于各所述待分配指令相匹配的目标功能单元，确定指令调度结果，包括：
确定各所述待分配指令之间的指令关联关系；
根据所述指令关联关系、各所述待分配指令的目标功能单元以及各所述待分配指令的指令延时，确定指令调度结果。
4.根据权利要求1所述的方法，其特征在于，所述根据所述指令调度结果，基于wait指令生成机制，生成并执行wait调度指令，包括：
根据所述指令调度结果，基于所述wait指令生成机制，生成各所述功能单元的wait指令；
根据各所述功能单元的wait指令，生成并执行wait调度指令。
5.一种基于wait机制的指令执行装置，其特征在于，包括：
指令获取模块，用于获取待执行循环结构的任一循环体中的至少一条待分配指令；
功能单元匹配模块，用于根据各所述待分配指令的指令类型，从至少一个用于执行所述待分配指令的功能单元中选取与各所述待分配指令相匹配的目标功能单元；
调度结果确定模块，用于根据各所述待分配指令的指令延迟，基于各所述待分配指令相匹配的目标功能单元，确定指令调度结果；
调度指令生成模块，用于根据所述指令调度结果，基于wait指令生成机制，生成并执行wait调度指令。
6.根据权利要求5所述的装置，其特征在于，所述功能单元匹配模块，包括：
功能类型确定单元，用于确定用于执行所述待分配指令的至少一个功能单元的功能类型；
功能单元匹配单元，用于根据各所述待分配指令的指令类型，基于各所述功能单元的功能类型，从至少一个功能单元中选取与各所述待分配指令相匹配的目标功能单元。
7.根据权利要求5所述的装置，其特征在于，所述调度结果确定模块，包括：
指令关系确定单元，用于确定各所述待分配指令之间的指令关联关系；
调度结果确定单元，用于根据所述指令关联关系、各所述待分配指令的目标功能单元以及各所述待分配指令的指令延时，确定指令调度结果。
8.根据权利要求5所述的装置，其特征在于，所述调度指令生成模块，包括：
wait指令生成单元，用于根据所述指令调度结果，基于所述wait指令生成机制，生成各所述功能单元的wait指令；
调度指令生成单元，用于根据各所述功能单元的wait指令，生成并执行wait调度指令。
9.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的基于wait机制的指令执行方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的基于wait机制的指令执行方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311604958.7A CN117539548A (zh) | 2023-11-28 | 2023-11-28 | 基于wait机制的指令执行方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311604958.7A CN117539548A (zh) | 2023-11-28 | 2023-11-28 | 基于wait机制的指令执行方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117539548A true CN117539548A (zh) | 2024-02-09 |
Family
ID=89782120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311604958.7A Pending CN117539548A (zh) | 2023-11-28 | 2023-11-28 | 基于wait机制的指令执行方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117539548A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117762499A (zh) * | 2024-02-21 | 2024-03-26 | 腾讯科技（深圳）有限公司 | 任务指令构建方法和任务处理方法 |
| CN117762499B (zh) * | 2024-02-21 | 2024-05-28 | 腾讯科技（深圳）有限公司 | 任务指令构建方法和任务处理方法 |
-
2023
- 2023-11-28 CN CN202311604958.7A patent/CN117539548A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117762499A (zh) * | 2024-02-21 | 2024-03-26 | 腾讯科技（深圳）有限公司 | 任务指令构建方法和任务处理方法 |
| CN117762499B (zh) * | 2024-02-21 | 2024-05-28 | 腾讯科技（深圳）有限公司 | 任务指令构建方法和任务处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113535367B (zh) | 任务调度方法及相关装置 | |
| US20100107174A1 (en) | Scheduler, processor system, and program generation method | |
| TWI827792B (zh) | 多路徑神經網路、資源配置的方法及多路徑神經網路分析器 | |
| US11188348B2 (en) | Hybrid computing device selection analysis | |
| Zhou et al. | Task mapping in heterogeneous embedded systems for fast completion time | |
| CN112925587A (zh) | 用于初始化应用的方法和装置 | |
| US20240086359A1 (en) | Dynamic allocation of arithmetic logic units for vectorized operations | |
| US20160210171A1 (en) | Scheduling in job execution | |
| Hsu et al. | Multithreaded simulation for synchronous dataflow graphs | |
| Poss et al. | Apple-CORE: Microgrids of SVP Cores--Flexible, General-Purpose, Fine-Grained Hardware Concurrency Management | |
| US20180107600A1 (en) | Response times in asynchronous i/o-based software using thread pairing and co-execution | |
| Kelefouras et al. | Workflow simulation and multi-threading aware task scheduling for heterogeneous computing | |
| Zaki et al. | Implementation, scheduling, and adaptation of partial expansion graphs on multicore platforms | |
| US20170060583A1 (en) | Processor and method of handling an instruction data therein | |
| CN117539548A (zh) | 基于wait机制的指令执行方法、装置、设备及存储介质 | |
| US20110125805A1 (en) | Grouping mechanism for multiple processor core execution | |
| Kim et al. | Cooperative scheduling schemes for explainable DNN acceleration in satellite image analysis and retraining | |
| CN113296788B (zh) | 指令调度方法、装置、设备及存储介质 | |
| Ganeshpure et al. | On runtime task graph extraction in MPSoC | |
| Tang et al. | Task-FIFO co-scheduling of streaming applications on MPSoCs with predictable memory hierarchy | |
| US20190042389A1 (en) | Design assistance device, design assistance method, and recording medium storing design assistance program | |
| CN114579187A (zh) | 一种指令分配方法、装置、电子设备及可读存储介质 | |
| Wang et al. | On optimal budget-driven scheduling algorithms for MapReduce jobs in the hetereogeneous cloud | |
| CN114840256A (zh) | 一种程序数据级并行分析方法、装置及相关设备 | |
| Okamura et al. | DAG scheduling considering parallel execution for high-load processing on clustered many-core processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |