CN116107927A - 数据处理装置、数据处理方法和电子设备 - Google Patents

Abstract

本公开提供了一种数据处理装置，涉及计算机技术领域，尤其涉及集成电路技术领域和芯片技术领域。该装置包括缓存单元；以及处理器核，配置为依次连续执行N个加载任务，N为大于1的整数，n为大于1且小于等于N的整数，其中，N个加载任务中的第n加载任务包括：确定缓存单元中与第n加载任务对应的第n地址；响应于处理器核接收由第n‑1任务向回写的第n‑1数据，向第n地址请求与第n加载任务对应的第n数据；以及响应于缓存单元命中第n数据，向处理器核回写第n数据。本公开还提供了一种数据处理方法、电子设备和存储介质。

Description

数据处理装置、数据处理方法和电子设备

技术领域

本公开涉及计算机技术领域，尤其涉及集成电路技术领域和芯片技术领域。更具体地，本公开提供了一种数据处理装置、数据处理方法、电子设备和存储介质。

背景技术

随着计算机技术的发展，为了降低访存延时，访存单元(Load Store Unit，LSU)可以提前获取与加载指令相关的地址。

发明内容

本公开提供了一种数据处理装置、数据处理方法、电子设备以及存储介质。

根据本公开的一方面，提供了一种数据处理装置，该装置包括：缓存单元；以及处理器核，配置为依次连续执行N个加载任务，N为大于1的整数，n为大于1且小于等于N的整数，其中，N个加载任务中的第n加载任务包括：确定缓存单元中与第n加载任务对应的第n地址；响应于处理器核接收由第n-1任务向回写的第n-1数据，向第n地址请求与第n加载任务对应的第n数据；以及响应于缓存单元命中第n数据，向处理器核回写第n数据。

根据本公开的另一方面，提供了一种电子设备，包括本公开提供的数据处理装置。

根据本公开的另一方面，提供了一种数据处理方法，该方法包括：依次连续执行N个加载任务，N为大于1的整数，n为大于1且小于等于N的整数，其中N个加载任务中的第n加载任务包括：确定缓存单元中与第n加载任务对应的第n地址；响应于处理器核接收由第n-1任务回写的第n-1数据，向第n地址请求与第n加载任务对应第n数据；以及响应于缓存单元命中第n数据，向处理器核回写第n数据。

根据本公开的另一方面，提供了一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行根据本公开提供的方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行根据本公开提供的方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，计算机程序在被处理器执行时实现根据本公开提供的方法。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开的一个实施例的数据处理装置的示意框图；

图2A是根据本公开的一个实施例的N个加载任务的程序顺序示意图；

图2B是根据本公开的一个实施例的N个加载任务的执行顺序示意图

图3是根据本公开的一个实施例的电子设备的示意框图；

图4是根据本公开的一个实施例的数据处理方法的流程图；以及

图5是根据本公开的一个实施例的可以应用数据处理方法的电子设备的框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

地址信息可以经由寄存器、保留站(Reservation Station)或旁路(Bypass)网络发送给访存模块。根据与当前指令相关的其他指令，可以计算地址信息。对该地址信息进行加法运算处理后，可以发送给访存单元，该过程可以需要2～3拍来完成。可以理解，1拍可以对应1个时钟周期。

针对包括大量指针结构的程序(例如链表或树)，存在连续的读取指针并将指针信息作为下一个访存指令的地址的访存请求序列。在一些实施例中，可以基于在前访存请求加载数据，并将数据回写给处理器核。在将数据回写给处理器核之后，旁路网络可以获取当前访存请求相关的初始地址信息。对该初始地址信息进行加法运算处理，可以得到当前访存请求的地址。将该地址发送给访存模块，以执行与当前访存请求相关的访存操作。访存单元处理在前访存请求与当前访存请求之间的间隔可以为7～10拍。在另一些实施例中，可以使用哈希表预测器来确定访存指令的数据是否可以作为下一次访存的地址。若确定数据可以作为下一次访存的地址，可以预取相关地址。

在处理包含大量指针的数据时，处理器的性能几乎取决于访存指令时间开销。在将数据回写给处理器核后获取地址信息的时间成本较大。利用哈希表预测器需要额外的资源消耗，且预测的准确率难以控制。

图1是根据本公开的一个实施例的数据处理装置的示意框图。

如图1所示，该装置100可以包括缓存单元110和处理器核120。

缓存单元110，可以为一级缓存(L1 cache，L1)。

处理器核120，配置为依次连续执行N个加载任务。

在本公开实施例中，N可以为大于1的整数。例如，N个加载任务可以与链表或树对应。

在本公开实施例中，N个加载任务中的第n加载任务可以包括：确定缓存单元中与第n加载任务对应的第n地址。响应于处理器核接收由第n-1任务回写的第n-1数据，向第n地址请求与第n加载任务对应的第n数据。响应于缓存单元命中第n数据，向处理器核回写第n数据。例如，n可以为大于1且小于或等于N的整数。在加载任务与链表或树对应的情况下，在向处理器核回写完第n-1数据之前，可以确定与第n-1加载任务之后的第n加载任务对应的第n地址。由此，在回写第n-1数据的过程中，可以请求第n数据。第n-1加载任务可以作为在前加载任务。第n加载任务可以作为当前加载任务。

通过本公开实施例，在前加载任务的数据回写的过程中，即可请求当前加载任务的数据，节省了等待在前加载任务的数据回写的过程，可以降低访存延时，尤其可以减少连续的与指针相关的访存指令的延时，可以显著提高处理器性能。例如，连续的两个加载任务之间的间隔可以降低1～2拍。

可以理解，上文以n大于1为示例，对本公开的加载任务进行了说明。下面将结合相关实施例对N个加载任务进行进一步说明。

图2A是根据本公开的一个实施例的N个加载任务的程序顺序示意图。

如图2A所示，N个加载任务包括第1加载任务201、第2加载任务202和第3加载任务203。处理器核可以配置为依次执行第1加载任务201、第2加载任务202以及第3加载任务203。

在本公开实施例中，上述的数据处理装置还可以包括I个逻辑寄存器和J个物理寄存器。I可以为大于1的整数。J也可以为大于1的整数。I可以小于J。例如，I个逻辑寄存器可以包括第1逻辑寄存器r1、第2逻辑寄存器r2以及第3逻辑寄存器r3。J个物理寄存器中I个物理寄存器可以包括第1物理寄存器p1、第2物理寄存器p2以及第3物理寄存器p3。

在本公开实施例中，I个逻辑寄存器可以与J个物理寄存器中I个物理寄存器一一对应。例如，第1逻辑寄存器r1可以与第1物理寄存器p1对应。第2逻辑寄存器r2可以与第2物理寄存器p2对应。第3逻辑寄存器r3可以与第3物理寄存器p3对应。

在本公开实施例中，第1加载任务可以与第1逻辑寄存器相关。第n加载任务可以与第n逻辑寄存器相关。例如，第1加载任务201可以与第1逻辑寄存器r1相关。第2加载任务202可以与第2逻辑寄存器r2相关。第3加载任务203与第3逻辑寄存器r3相关。

图2B是根据本公开的一个实施例的N个加载任务的执行顺序示意图。

如图2B所示，可以先执行加载任务201。

在本公开实施例中，N个加载任务中的第1加载任务包括：响应于第1加载请求，根据来自第1加载请求的立即数，确定与第1加载任务对应的第1地址。向第1地址请求与第1加载任务对应的第1数据。响应于缓存单元命中第1数据，将第1数据加载到第1逻辑寄存器并将第1逻辑寄存器中的值重命名至与第1逻辑寄存器对应的第1物理寄存器。向处理器核回写第1数据。如图2B所示，第1加载请求可以与第1逻辑寄存器r1和逻辑寄存器r0相关。可以获取与第1加载请求对应的立即数“4”。可以将逻辑寄存器r0中的值与立即数“4”相加，得到第1运算结果。该第1运算结果可以作为第1地址。第1地址可以存储有第1数据“16”。可以将第1数据加载到第1逻辑寄存器r1。并将第1逻辑寄存器r1的值重命名(rename)至第1物理寄存器p1。

在本公开实施例中，根据第n-1物理寄存器，可以确定第n加载任务的旁路标识(Bypass ID)。进而，可以执行第n加载任务的第一加载子任务。例如，第n加载任务的第一加载子任务可以包括：确定缓存单元中与第n加载任务对应的第n地址。第n加载任务还可以包括第二加载子任务和第三加载子任务。第二加载子任务可以包括：向第n地址请求与第n加载任务对应的第n数据。第三加载子任务可以包括：向处理器核回写第n数据。

如图2B所示，第2加载任务的旁路标识可以来自第1物理寄存器p1。接下来，可以执行第2加载任务的第一加载子任务2021，以确定缓存单元中与第2加载任务对应的第2地址。例如，可以获取与第2加载请求对应的立即数“8”。将旁路标识“16”与立即数“8”相加，可以得到第2运算结果，作为第2地址。

第3加载任务203的地址来自于立即数以及旁路标识。第3加载任务203的旁路标识可以来自第2物理寄存器p2。可以执行第3加载任务203的第一加载子任务2031，以确定与第n加载任务对应的第3地址。在未向缓存单元请求第2地址的第2数据的情况下，第2物理寄存器p2的值暂未确定，进而第3加载任务203的旁路标识暂未确定。可以等待第2加载任务的第二加载子任务完成之后，继续执行第一加载子任务2031。

在执行第1加载任务201的过程中，可以向处理器核回写第1数据。在确定处理器核接收由第1加载任务回写的第1数据之后，可以执行第2加载任务202的第二加载子任务2022，以向第2地址请求与第2加载任务对应的第2数据。在本公开实施例中，响应于缓存单元命中第n数据，可以将第n数据加载到第n逻辑寄存器。将第n逻辑寄存器的值重命名至于第n逻辑寄存器对应的第n物理寄存器。例如，第2地址存储有第2数据“64”。可以将第2数据“64”加载到第2逻辑寄存器r2。将第2逻辑寄存器的值“64”重命名至与第2逻辑寄存器r2对应的第2物理寄存器p2。由此，第2物理寄存器p2的值被更改为“64”。接下来，可以将与第2物理寄存器p2的值作为的旁路标识，进行发送，使得第3加载任务203的第一加载子任务可以继续执行。在连续的N个加载任务的执行过程中，第n加载任务的物理寄存器重命名的时刻可以早于第n-1加载任务的数据回写的时刻。通过本公开实施例，在第n-1加载任务的第n-1数据回写处理器核之前或回写过程中，第n加载任务的地址即可被确定。进而，可以在第n-1数据回写之前或回写过程中，即可请求第n加载任务的数据。由此，可以有效地降低访存延时，提高处理装置的性能。

在执行第一加载子任务2031，可以获取与第3加载请求对应的立即数“0”。将旁路标识“64”与立即数“0”相加，可以得到第3运算结果，作为第3地址。

在第2加载任务202的第二加载子任务2022执行完成之后，可以执行第2加载任务202的第三加载子任务2023，以向处理器核回写第2数据。在确定向处理器核接收由第1加载任务回写的第1数据之后，可以执行第3加载任务203的第二加载子任务，以向第3地址请求与第3加载任务对应的第3数据。例如，第3地址存储有第3数据“128”。可以将第3数据“128”加载到第3逻辑寄存器r3。将第3逻辑寄存器的值“128”重命名至与第3逻辑寄存器r3对应的第3物理寄存器p3。由此，第3物理寄存器p3的值被更改为“128”。可以理解，在N＝3的情况下，可以将第3数据回写至处理器核，以完成N个加载任务。

也可以理解，在N大于3的情况下，接下来，可以将第3物理寄存器p3的值作为的旁路标识，进行发送，使得第4加载任务的第一加载子任务可以被执行。

通过本公开实施例，与哈希表预测器相比，本公开节约了哈希表预测器的实现成本。此外，在N个加载任务与链表或树相关的情况下，对寄存器进行重命名，也可以高效准确地确定在后加载任务的地址。

可以理解，上文对本公开的数据处理装置进行了说明，下面将包括数据处理装置的电子设备进行说明。

图3是根据本公开的一个实施例的电子设备的示意框图。

如图3所示，电子设备30可以包括数据处理装置300。在本公开实施例中，关于数据处理装置300的描述，可以参考上述的数据处理装置100。

可以理解，上文对本公开的数据处理装置和电子设备进行了说明，下面将对本公开的数据处理方法进行说明。

图4是根据本公开的一个实施例的数据处理方法的流程图。

如图4所示，该方法400可以包括：依次连续执行N个加载任务。N可以为大于1的整数。n可以为大于1且小于或等于N的整数。

在本公开实施例中，N个加载任务中的第n加载任务可以包括操作S410至操作S430。

在操作S410，确定缓存单元中与第n加载任务对应的第n地址。

在操作S420，响应于处理器核接收由第n-1任务回写的第n-1数据，向第n地址请求与第n加载任务对应第n数据。

在操作S430，响应于缓存单元命中第n数据，向处理器核回写第n数据。

可以理解，可以利用上述数据处理装置100的处理器核120依次连续执行N个加载任务。

在一些实施例中，N个加载任务中的第1加载任务包括：响应于第1加载请求，根据来自第1加载请求的立即数，确定与第1加载任务对应的第1地址；向第1地址请求与第1加载任务对应的第1数据；响应于缓存单元命中第1数据，将第1数据加载到第1逻辑寄存器并将将第1逻辑寄存器中的值重命名至与第1逻辑寄存器对应的第1物理寄存器；以及向处理器核回写第1数据。

在一些实施例中，第n任务还包括：在向处理器核回写第n数据之前，响应于缓存单元命中第n数据，将第n数据加载到第n逻辑寄存器；以及将第n逻辑寄存器中的值重命名至与第n逻辑寄存器对应的第n物理寄存器。

在一些实施例中，确定缓存单元中与第n加载任务对应的第n地址包括：响应于第n加载请求，根据旁路标识和来自第n加载请求的立即数，确定与第n加载任务对应的第n地址，旁路标识来自根据第n-1物理寄存器。

本公开的技术方案中，所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理，均符合相关法律法规的规定，且不违背公序良俗。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图5示出了可以用来实施本公开的实施例的示例电子设备500的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图5所示，设备500包括计算单元501，其可以根据存储在只读存储器(ROM)502中的计算机程序或者从存储单元508加载到随机访问存储器(RAM)503中的计算机程序，来执行各种适当的动作和处理。在RAM 503中，还可存储设备500操作所需的各种程序和数据。计算单元501、ROM 502以及RAM 503通过总线504彼此相连。输入/输出(I/O)接口505也连接至总线504。

设备500中的多个部件连接至I/O接口505，包括：输入单元506，例如键盘、鼠标等；输出单元507，例如各种类型的显示器、扬声器等；存储单元508，例如磁盘、光盘等；以及通信单元509，例如网卡、调制解调器、无线通信收发机等。通信单元509允许设备500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元501可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元501的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元501执行上文所描述的各个方法和处理，例如数据处理方法。例如，在一些实施例中，数据处理方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元508。在一些实施例中，计算机程序的部分或者全部可以经由ROM 502和/或通信单元509而被载入和/或安装到设备500上。当计算机程序加载到RAM 503并由计算单元501执行时，可以执行上文描述的数据处理方法的一个或多个步骤。备选地，在其他实施例中，计算单元501可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行数据处理方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)显示器或者LCD(液晶显示器))；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (13)

1.一种数据处理装置，包括：

缓存单元；以及

处理器核，配置为依次连续执行N个加载任务，N为大于1的整数，n为大于1且小于等于N的整数，其中，所述N个加载任务中的第n加载任务包括：

确定所述缓存单元中与所述第n加载任务对应的第n地址；

响应于所述处理器核接收由第n-1任务回写的第n-1数据，向所述第n地址请求与所述第n加载任务对应的第n数据；以及

响应于所述缓存单元命中第n数据，向处理器核回写第n数据。

2.根据权利要求1所述的装置，其中，所述N个加载任务中的第1加载任务包括：

响应于第1加载请求，根据来自第1加载请求的立即数，确定与所述第1加载任务对应的第1地址；

向所述第1地址请求与所述第1加载任务对应的第1数据；

响应于所述缓存单元命中第1数据，将第1数据加载到第1逻辑寄存器并将第1逻辑寄存器中的值重命名至与所述第1逻辑寄存器对应的第1物理寄存器；以及

向处理器核回写第1数据。

3.根据权利要求1所述的装置，其中，所述第n任务还包括：在向处理器核回写第n数据之前，

响应于所述缓存单元命中第n数据，将第n数据加载到第n逻辑寄存器；以及

将第n逻辑寄存器中的值重命名至与所述第n逻辑寄存器对应的第n物理寄存器。

4.根据权利要求3所述的装置，其中，所述确定所述缓存单元中与所述第n加载任务对应的第n地址包括：

响应于第n加载请求，根据旁路标识和来自第n加载请求的立即数，确定与所述第n加载任务对应的第n地址，所述旁路标识来自第n-1物理寄存器。

5.根据权利要求1所述的装置，还包括I个逻辑寄存器和J个物理寄存器，I和J均为大于1的整数且I小于J；所述I个逻辑寄存器与所述J个物理寄存器中的I个物理寄存器一一对应。

6.一种电子设备，包括：

根据权利要求1至5中任一项所述的装置。

7.一种数据处理方法，包括：

依次连续执行N个加载任务，N为大于1的整数，n为大于1且小于等于N的整数，其中所述N个加载任务中的第n加载任务包括：

确定缓存单元中与所述第n加载任务对应的第n地址；

响应于处理器核接收由第n-1任务回写的第n-1数据，向所述第n地址请求与所述第n加载任务对应第n数据；以及

响应于所述缓存单元命中第n数据，向处理器核回写第n数据。

8.根据权利要求7所述的方法，其中，所述N个加载任务中的第1加载任务包括：

响应于第1加载请求，根据来自第1加载请求的立即数，确定与所述第1加载任务对应的第1地址；

向所述第1地址请求与所述第1加载任务对应的第1数据；

响应于所述缓存单元命中第1数据，将第1数据加载到第1逻辑寄存器并将将第1逻辑寄存器中的值重命名至与所述第1逻辑寄存器对应的第1物理寄存器；以及

向处理器核回写第1数据。

9.根据权利要求7所述的方法，其中，所述第n任务还包括：在向处理器核回写第n数据之前，

响应于所述缓存单元命中第n数据，将第n数据加载到第n逻辑寄存器；以及

将第n逻辑寄存器中的值重命名至与所述第n逻辑寄存器对应的第n物理寄存器。

10.根据权利要求9所述的方法，其中，所述确定所述缓存单元中与所述第n加载任务对应的第n地址包括：

响应于第n加载请求，根据旁路标识和来自第n加载请求的立即数，确定与所述第n加载任务对应的第n地址，所述旁路标识来自根据第n-1物理寄存器。

11.一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求7至10中任一项所述的方法。

12.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求7至10中任一项所述的方法。

13.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求7至10中任一项所述的方法。

Images