CN111078596A - Flash芯片控制方法、设备、系统及可读存储介质 - Google Patents

Flash芯片控制方法、设备、系统及可读存储介质 Download PDF

Info

Publication number
CN111078596A
CN111078596A CN201911191706.XA CN201911191706A CN111078596A CN 111078596 A CN111078596 A CN 111078596A CN 201911191706 A CN201911191706 A CN 201911191706A CN 111078596 A CN111078596 A CN 111078596A
Authority
CN
China
Prior art keywords
chip
flash
control
ssd controller
flash chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911191706.XA
Other languages
English (en)
Inventor
吕立强
徐晓玉
梅岳辉
刘少驹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sage Microelectronics Corp
Original Assignee
Sage Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sage Microelectronics Corp filed Critical Sage Microelectronics Corp
Priority to CN201911191706.XA priority Critical patent/CN111078596A/zh
Publication of CN111078596A publication Critical patent/CN111078596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种Flash芯片控制方法，包括：可编程器件获取SSD控制器的对自定义数量的待控制Flash芯片的控制指令；对片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；根据控制信息调用预定义片选控制接口向连接的Flash芯片输出控制指令。该方法通过可编程器件与SSD控制器交互和管理Flash CE模块，通过逻辑控制实现接口功能的自定义，这样就可以实现SSD可支持的Flash芯片颗数可通过编程实现，即可通过逻辑控制实现片选接口数量的任意扩展，有效扩展了IO的利用情况且更具灵活性。本发明还公开了SSD控制器、可编程器件、Flash芯片控制系统及可读存储介质，具有上述有益效果。

Description

Flash芯片控制方法、设备、系统及可读存储介质
技术领域
本发明涉及数据管理领域，特别涉及Flash芯片控制方法、SSD控制器、可编程器件、Flash芯片控制系统及可读存储介质。
背景技术
SSD(Solid State Drive，即固态硬盘)主要由SSD控制器和Flash(半导体闪存)闪存阵列组成。SSD控制器可以控制N颗Flash芯片。当控制至少两颗Flash芯片时，且Flash芯片间连接方式为串行连接(IO、控制线串联)的时候，添加相应颗数芯片需要添加相对应的CE IO(IO即具有输入输出功能的引脚，CE即片选)来控制相应的flash芯片，Flash芯片颗数即CE IO个数。在串行和并行总线上，所有芯片都使用相同的IO总线，通过SSD控制器使能对应芯片的CE，该芯片工作，就可以对该芯片进行其他操作。
传统的SSD NAND的使用方式是确定该款SSD控制器需要支持N颗Flash芯片，就在SSD控制器内部设置对应个数CE IO，并且一旦确定，tape-out(送交工厂制造)后就无法扩展IO个数，只能支持该数量的Flash芯片，灵活性低，一旦确定可支持的Flash芯片颗数送交工厂制造后就无法进行改动，对于多Flash芯片控制来说成本高且效率低。
因此，如何提升SSD控制器对Flash芯片控制的灵活性，是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的是提供Flash芯片控制方法，该方法可以提升SSD控制器对Flash芯片控制的灵活性；本发明的另一目的是提供SSD控制器、可编程器件、Flash芯片控制系统及可读存储介质。
为解决上述技术问题，本发明提供一种Flash芯片控制方法，包括：
可编程器件获取SSD控制器的片选控制指令；其中，所述片选控制指令包括对自定义数量的待控制Flash芯片的控制指令；
对所述片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；
根据所述控制信息调用预定义片选控制接口向连接的Flash芯片输出所述控制指令。
可选地，根据所述控制信息调用预定义片选控制接口向连接的Flash芯片输出控制指令，包括：
根据映射数据确定各所述Flash芯片对应的片选控制接口；其中，所述映射数据中存储有Flash芯片与片选控制接口间的连接匹配关系；
调用所述片选控制接口发送所述控制指令。
本申请公开一种可编程器件，包括：
存储器，用于存储程序；
处理器，用于执行所述程序时实现上述以可编程器件为执行主体的Flash芯片控制方法的步骤。
本申请公开一种Flash芯片控制方法，包括：
SSD控制器确定与自定义的待控制Flash芯片匹配的片选控制指令；
将所述片选控制指令通过输出端口传输至可编程器件。
可选地，所述SSD控制器确定与自定义的待控制Flash芯片匹配的片选控制指令，包括：
SSD控制器确定所述待控制Flash芯片以及对应的控制信息；
根据所述控制信息生成片选控制指令。
本申请公开一种SSD控制器，包括：
存储器，用于存储程序；
处理器，用于执行所述程序时实现以SSD控制器为执行主体的Flash芯片控制方法的步骤。
本申请公开一种Flash芯片控制系统，包括：SSD控制器、可编程器件以及Flash芯片；
所述SSD控制器，用于确定与自定义的待控制Flash芯片匹配的片选控制指令；将所述片选控制指令通过输出端口传输至可编程器件；
所述可编程器件，用于获取SSD控制器的片选控制指令；其中，所述片选控制指令包括对自定义数量的待控制Flash芯片的控制指令；对所述片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；根据所述控制信息调用预定义片选控制接口向连接的Flash芯片输出所述控制指令；
所述Flash芯片间串联连接。
可选地，至少两个所述可编程器件并联于所述SSD控制器。
可选地，所述可编程器件具体为：CPLD或FPGA。
本申请公开一种可读存储介质，所述可读存储介质上存储有程序，所述程序被处理器执行时实现所述以SSD控制器为执行主体的Flash芯片控制方法和/或以可编程器件为执行主体的所述Flash芯片控制方法的步骤。
本发明所提供的Flash芯片控制方法，包括：可编程器件获取SSD控制器的对自定义数量的待控制Flash芯片的控制指令；对片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；根据控制信息调用预定义片选控制接口向连接的Flash芯片输出控制指令。该方法通过可编程器件与SSD控制器交互和管理Flash CE模块，通过逻辑控制实现接口功能的自定义，这样就可以实现SSD可支持的Flash芯片颗数可通过编程实现，即可通过逻辑控制实现片选接口数量的任意扩展，有效扩展了IO的利用情况且更具灵活性。
本发明还公开了SSD控制器、可编程器件、Flash芯片控制系统及可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为NAND Flash引脚图；
图2为本发明实施例提供的传统方法下SSD控制器控制NAND FLASH芯片示意图；
图3为本发明实施例提供的Flash芯片控制方法的流程图；
图4为本发明实施例提供的Flash芯片控制整体实现流程示意图；
图5为本发明实施例提供的可编程器件的结构框图；
图6为本发明实施例提供的可编程器件的结构示意图；
图7为本发明实施例提供的另一种Flash芯片控制方法的流程图；
图8为本发明实施例提供的Flash芯片控制系统的连接示意图。
具体实施方式
本发明的核心是提供一种Flash芯片控制方法，该方法通过对磁盘状态的实时监测以及实时处理，可以实现对拔盘的检测，并保证拔盘后分布式系统的稳定性；本发明的另一核心是提供SSD控制器、可编程器件、Flash芯片控制系统及可读存储介质。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
SSD(Solid State Drive，即固态硬盘)主要由SSD控制器和Flash闪存阵列组成。目前主流的SSD是使用半导体闪存(Flash)作为介质的存储设备。
Flash从结构上大体分为AND、NAND、NOR和DiNOR等几种。如今NOR和NAND Flash应用最为广泛，本申请主要应用于NAND Flash。
NAND Flash引脚分布图如图1所示。
NAND Flash的48个引脚分为以下11类：
Figure BDA0002293728170000041
Figure BDA0002293728170000051
SSD控制器可以控制N颗Flash芯片。当控制至少两颗Flash芯片时，且Flash芯片间连接方式为串行连接(IO、控制线串联)的时候，添加相应颗数芯片，需要添加相对应的CEIO来控制相应的flash芯片，IO即具有输入输出功能的引脚，CE就是片选，Flash芯片颗数即CE IO个数。在串行和并行总线上，所有芯片都使用相同的IO总线，通过SSD控制器使能对应芯片的CE，该芯片工作，就可以对该芯片进行其他操作。
现有的SSD NAND的使用方式是确定该款SSD控制器最大可支持N颗Flash芯片，就在SSD控制器内部设置对应个数CE IO，并且一旦确定，将SSD控制器tape-out(送交工厂制造)后就无法扩展IO个数，只能支持该数量的Flash芯片。如图2所示为传统方法下SSD控制器控制NAND FLASH芯片示意图，data0(数据流)、WE(写使能信号)、CLE(命令锁存使能)、ALE(地址锁存使能)等使用相同IO与各Flash芯片通信，SSD通过控制每颗Flash芯片对应的CE，使能对应的Flash芯片，之后数据流使能信号等才能对使能的芯片发送信号或命令。
本发明提出了一种Flash芯片控制方法，可以提升SSD控制器对Flash芯片控制的灵活性。请参考图3，图3为本实施例提供的Flash芯片控制方法的流程图；该方法主要包括：
步骤s110、可编程器件获取SSD控制器的片选控制指令；其中，片选控制指令包括对自定义数量的待控制Flash芯片的控制指令；
片选控制指令指示的Flash芯片数量可以多于SSD控制器片选引脚数量，也可以少于，或者等于，本申请中SSD控制器无需确定固定的CE IO并tape-out，减少了tape-out的成本，相对于传统的只能控制指定数量的芯片相比，有效提升了SSD对于Flash芯片控制在数量上的灵活性。
本申请中的片选控制指令的生成方式可以参照传统指令生成方式。传统指令中包括与固定的CI IO数量与连接关系匹配的Flash芯片控制指令，比如tape-out后的SSD控制器中包括4个CE IO分别连接于NAND FLASH1至NAND FLASH4，则传统指令中只能为针对该四个CE IO的控制指令，而当需要增加该SSD控制器连接控制的NAND FLASH时，由于SSD控制器在tape-out时已经固定了CE IO数量，则无法实现。本申请中针对每个FLASH芯片的控制指令生成方式相同，但是不限于CE IO的数量，通过外置可编程器件实现与SSD控制器交互和管理Flash CE模块，这样就可以实现SSD可支持的Flash芯片颗数可通过编程实现，有效扩展了IO的利用情况且更具灵活性。
步骤s120、对片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；
本申请中片选控制指令中具体包含的待控制的Flash芯片个数不做限定，可以为一个，也可以为多个，需要根据该片选控制指令中针对各Flash芯片的指令进行相应的控制，该步骤的目的便在于区分该片选控制指令中各Flash芯片对应的控制指令。其中，具体地如何进行指令解析以区分个Flash芯片对应的控制指令可以通过分析该片选控制指令中各指令段中的Flash芯片身份信息来确定，具体实现方式可以参照传统方法的实现，在此不做限定。
步骤s130、根据控制信息调用预定义片选控制接口向连接的Flash芯片输出控制指令。
可编程器件一端连接于SSD控制器，另一端连接于各待控制的Flash芯片，本申请中对控制的Flash芯片的数量不做限定，片选控制接口为可编程器件中对各待控制的Flash芯片进行逻辑编辑控制的接口，可编程器件中片选控制接口可以通过逻辑编程自定义，比如定义可编程器件中接口1用于实现对Flash芯片1的片选控制功能，接口2用于实现对Flash芯片2的片选控制功能等。而其中确定各控制信息对应的片选控制接口的过程可以通过预定义的映射数据来实现，具体地，在该种情况下根据控制信息调用预定义片选控制接口向连接的Flash芯片输出控制指令的过程具体可以包括以下两个步骤：
步骤s131、根据映射数据确定各Flash芯片对应的片选控制接口；其中，映射数据中存储有Flash芯片与片选控制接口间的连接匹配关系；
步骤s132、调用片选控制接口发送控制指令。
本实施例中仅以上述检索方式为例进行介绍，其它实现方式可参照传统接口确定实现方式，在此不再赘述。
由于可编程器件中片选控制接口可以通过逻辑编程自定义数量，因此可以本申请中可以实现控制Flash芯片数量的自定义，提升Flash芯片管控的灵活性。理论上可编程器件可以实现无限个逻辑接口的定义，当需要大量Flash芯片的控制时为了保证减轻可编程器件的管控压力，可以同时调用多个可编程器件进行控制。
需要说明的是，本实施例的执行主体为可编程器件，可编程器件比如CPLD或FPGA，本实施例中对具体调用的可编程器件的类型不做限定，可以实现变成控制的器件即可。
为加深对上述介绍的理解，在此对整体实现流程进行介绍，一种实现流程示意图如图4所示，在此以可编程器件为CPLD为例，工作流程如下：当CPLD为空闲状态时，收到SSD控制器的命令后进行命令解析，判断收到的命令。若收到的命令是CE SET命令，则CPLD将所选中的CE编程为低电平，编程结束后CPLD返回空闲状态；若收到的命令为CE CLEAR命令，则CPLD将所选中的CE编程为高电平，编程结束后CPLD返回空闲状态。SSD控制器就可以对CE编程为低电平的Flash芯片进行后续的操作。
在SSD控制器外部即PCB上添加一个可编程器件(如CPLD)，用来与SSD控制器进行交互和管理Flash CE模块，对于大容量的SSD来说，有效的扩展了IO的利用情况。该可编程器件与SSD控制器以及各颗Flash芯片相连进行通信，通过对该器件进行编程改变SSD控制器可支持的Flash芯片颗数即CE IO个数，并通过该可编程器件控制每颗Flash芯片使能，使得SSD控制器可以对Flash芯片进行后续的操作。
基于上述介绍，本实施例提供的Flash芯片控制方法，通过在SSD控制器外部添加一个可编程器件(如CLPD)，来与SSD控制器交互和管理Flash CE模块，可以通过编程改变SSD控制器可支持的Flash芯片颗数即CE IO个数，并合理分配每颗Flash芯片的CE，并通过该可编程器件控制每颗Flash芯片使能，通过外置可编程器件实现与SSD控制器交互和管理Flash CE模块，这样就可以实现SSD可支持的Flash芯片颗数可通过编程实现，有效扩展了IO的利用情况且更具灵活性。
请参考图5，图5为本实施例提供的可编程器件的结构框图；该可编程器件可以包括：存储器300以及处理器310。可编程器件可参照上述Flash芯片控制方法的介绍。
其中，存储器300主要用于存储程序；
处理器310主要用于执行程序时实现上述以可编程器件作为执行主体的Flash芯片控制方法的步骤。
请参考图6，为本实施例提供的可编程器件的结构示意图，该可编程器件可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器(central processingunits，CPU)322(例如，一个或一个以上处理器)和存储器332，一个或一个以上存储应用程序342或数据344的存储介质330(例如一个或一个以上海量存储设备)。其中，存储器332和存储介质330可以是短暂存储或持久存储。存储在存储介质330的程序可以包括一个或一个以上模块(图示没标出)，每个模块可以包括对数据处理设备中的一系列指令操作。更进一步地，中央处理器322可以设置为与存储介质330通信，在可编程器件301上执行存储介质330中的一系列指令操作。
可编程器件301还可以包括一个或一个以上电源326，一个或一个以上有线或无线网络接口350，一个或一个以上输入输出接口358，和/或，一个或一个以上操作系统341，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM等等。
上面图1所描述的可编程器件作为执行主体的Flash芯片控制方法中的步骤可以由本实施例提供的可编程器件的结构实现。
本实施例提供一种Flash芯片控制方法，针对SSD控制器作为执行主体，请参考图7，图7为本实施例提供的Flash芯片控制方法的流程图；该方法主要包括：
步骤s210、SSD控制器确定与自定义的待控制Flash芯片匹配的片选控制指令；
待控制的Flash芯片的个数可以自定义，比如当前待管理的Flash芯片为3个时，则SSD控制器可以确定针对该3个Flash芯片的片选控制指令，比如：Flash1 CE SET，Flash2CE CLEAR，Flash3 CE CLEAR等。
需要说明的是，片选控制指令可以由SSD控制生成，也可以由其他设备生成后导入至SSD控制器，也可以由相关技术人员手动写入SSD控制器，由SSD控制器实现对该指令的控制响应，本实施例中对片选控制指令的生成方式不做限定。可选地，为减轻其他部件的工作负担，提升片选控制指令生成过程的自动化，SSD控制器确定与自定义的待控制Flash芯片匹配的片选控制指令可以具体按照以下步骤执行：
步骤s211、SSD控制器确定待控制Flash芯片以及对应的控制信息；
步骤s212、根据控制信息生成片选控制指令。
本实施例中仅以上述实现方式进行详述，其它指令生成方式在此不再赘述，均可参照本实施例的介绍。
步骤s220、将片选控制指令通过输出端口传输至可编程器件。
SSD控制器与可编程器件连接，可编程器件可参照上述实施例的介绍，在此不再赘述。本实施例中对SSD控制器与可编程器件具体连接的端口不做限定，一般输出接口可以为片选接口。可编程器件连接于SSD控制器的一个输出接口，实现对多个Flash芯片的逻辑控制。
需要说明的是，本实施例介绍的以SSD为执行主体的Flash芯片控制方法可以参照上述实施例中以可编程器件为执行主体的Flash芯片控制方法，两部分可相互参照，在此不再赘述。
本实施例提供的Flash芯片控制方法可以实现SSD可支持的Flash芯片颗数可通过编程实现，有效扩展了IO的利用情况且更具灵活性。
本实施例提供一种SSD控制器；该SSD控制器可以包括：存储器以及处理器。SSD控制器可参照上述以SSD控制器作为执行主体的Flash芯片控制方法的介绍。
其中，存储器主要用于存储程序；
处理器主要用于执行程序时实现上述以SSD控制器作为执行主体的Flash芯片控制方法的步骤。
本实施例提供的SSD控制器的结构示意图可以参照上述实施例中提供的可编程器件的结构示意图，在此不再赘述。
上述实施例中所描述的以SSD控制器作为执行主体的Flash芯片控制方法中的步骤可以由本实施例提供的SSD控制器的结构实现。
本实施例提供一种Flash芯片控制系统，包括：SSD控制器、可编程器件以及Flash芯片。
其中，SSD控制器主要用于确定与自定义的待控制Flash芯片匹配的片选控制指令；将片选控制指令通过输出端口传输至可编程器件；关于SSD控制器可以参照上述实施例中以SSD控制器为执行主体的Flash芯片控制方法的介绍。
与SSD控制器的输出端口连接的可编程器件，用于获取SSD控制器的片选控制指令；其中，片选控制指令包括对自定义数量的待控制Flash芯片的控制指令；对片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；根据控制信息调用预定义片选控制接口向连接的Flash芯片输出控制指令；需要说明的是，本实施例中的可编程器件可以参照上述实施例中以可编程器件为执行主体的Flash芯片控制方法的相关介绍，在此不再赘述。
Flash芯片与可编程器件的预定义片选控制接口连接，Flash芯片间串联连接。
如图8所示为本实施例提供的一种Flash芯片控制系统的连接示意图，在SSD控制器外部即PCB上添加一个可编程器件(如CPLD或FPGA)，用来与SSD控制器进行交互和管理Flash CE模块，对于大容量的SSD来说，有效的扩展了IO的利用情况。
需要说明的是，本实施例中对于SSD控制器连接的可编程器件的数量不做限定，一般来说，可编程器件的引脚数量较多，通过自定义输出接口一个可编程器件就可以满足一般情况下的多个Flash芯片的控制需求，而也可以将至少两个可编程器件并联于SSD控制器。增加可编程器件的数量，可以成倍增加控制的Flash芯片的个数，同时减轻可编程器件的运算压力，提升运转效率。
可选地，可编程器件具体可以为：CPLD或FPGA。其中，CPLD(Complex ProgrammableLogic Device)复杂可编程逻辑器件，属于大规模集成电路范围。CPLD是一种用户根据各自需要自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载将代码传送到目标芯片中，实现用户设计的数字系统。CPLD使用成本低，且控制方式灵活，当然，也可以选用其他类型的可编程器件，本实施例中仅以CPLD为例进行介绍，其他类型的可编程器件均可参照本实施例的介绍，在此不再赘述。
本实施例公开了一种可读存储介质，可读存储介质上存储有程序，程序被处理器执行时实现如上述以SSD控制器为执行主体的Flash芯片控制方法的步骤和/或上述以可编程器件为执行主体的Flash芯片控制方法的步骤，其中，以SSD控制器为执行主体的Flash芯片控制方法、以可编程器件为执行主体的Flash芯片控制方法均可参照上述实施例的介绍，在此不再赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的Flash芯片控制方法、SSD控制器、可编程器件、Flash芯片控制系统及可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种Flash芯片控制方法，其特征在于，包括：
可编程器件获取SSD控制器的片选控制指令；其中，所述片选控制指令包括对自定义数量的待控制Flash芯片的控制指令；
对所述片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；
根据所述控制信息调用预定义片选控制接口向连接的Flash芯片输出所述控制指令。
2.如权利要求1所述的Flash芯片控制方法，其特征在于，根据所述控制信息调用预定义片选控制接口向连接的Flash芯片输出控制指令，包括：
根据映射数据确定各所述Flash芯片对应的片选控制接口；其中，所述映射数据中存储有Flash芯片与片选控制接口间的连接匹配关系；
调用所述片选控制接口发送所述控制指令。
3.一种可编程器件，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述程序时实现如权利要求1或2所述Flash芯片控制方法的步骤。
4.一种Flash芯片控制方法，其特征在于，包括：
SSD控制器确定与自定义的待控制Flash芯片匹配的片选控制指令；
将所述片选控制指令通过输出端口传输至可编程器件。
5.如权利要求4所述的Flash芯片控制方法，其特征在于，所述SSD控制器确定与自定义的待控制Flash芯片匹配的片选控制指令，包括：
SSD控制器确定所述待控制Flash芯片以及对应的控制信息；
根据所述控制信息生成片选控制指令。
6.一种SSD控制器，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述程序时实现如权利要求4或5所述Flash芯片控制方法的步骤。
7.一种Flash芯片控制系统，其特征在于，包括：SSD控制器、可编程器件以及Flash芯片；
所述SSD控制器，用于确定与自定义的待控制Flash芯片匹配的片选控制指令；将所述片选控制指令通过输出端口传输至可编程器件；
所述可编程器件，用于获取SSD控制器的片选控制指令；其中，所述片选控制指令包括对自定义数量的待控制Flash芯片的控制指令；对所述片选控制指令进行指令解析，确定各Flash芯片对应的控制指令；根据所述控制信息调用预定义片选控制接口向连接的Flash芯片输出所述控制指令；
所述Flash芯片间串联连接。
8.如权利要求7所述的Flash芯片控制系统，其特征在于，至少两个所述可编程器件并联于所述SSD控制器。
9.如权利要求8所述的Flash芯片控制系统，其特征在于，所述可编程器件具体为：CPLD或FPGA。
10.一种可读存储介质，其特征在于，所述可读存储介质上存储有程序，所述程序被处理器执行时实现如权利要求1或2所述Flash芯片控制方法和/或如权利要求4或5所述Flash芯片控制方法的步骤。
CN201911191706.XA 2019-11-28 2019-11-28 Flash芯片控制方法、设备、系统及可读存储介质 Pending CN111078596A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911191706.XA CN111078596A (zh) 2019-11-28 2019-11-28 Flash芯片控制方法、设备、系统及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911191706.XA CN111078596A (zh) 2019-11-28 2019-11-28 Flash芯片控制方法、设备、系统及可读存储介质

Publications (1)

Publication Number Publication Date
CN111078596A true CN111078596A (zh) 2020-04-28

Family

ID=70311992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911191706.XA Pending CN111078596A (zh) 2019-11-28 2019-11-28 Flash芯片控制方法、设备、系统及可读存储介质

Country Status (1)

Country Link
CN (1) CN111078596A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113672536A (zh) * 2021-08-26 2021-11-19 北京微纳星空科技有限公司 一种数据存储系统、存储模块和数据存储方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1821982A (zh) * 2006-04-04 2006-08-23 杭州华为三康技术有限公司 一种在单板中对外围器件进行片选的方法和系统
US7281082B1 (en) * 2004-03-26 2007-10-09 Xilinx, Inc. Flexible scheme for configuring programmable semiconductor devices using or loading programs from SPI-based serial flash memories that support multiple SPI flash vendors and device families
CN102662718A (zh) * 2012-05-03 2012-09-12 天津市英贝特航天科技有限公司 一种单片flash启动多用户程序模块
CN203433337U (zh) * 2013-07-26 2014-02-12 南京第五十五所技术开发有限公司 一种可复用spi控制总线的多通道扩展结构
CN110187923A (zh) * 2019-05-10 2019-08-30 杭州迪普科技股份有限公司 一种应用于多cpu板卡的cpu启动方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281082B1 (en) * 2004-03-26 2007-10-09 Xilinx, Inc. Flexible scheme for configuring programmable semiconductor devices using or loading programs from SPI-based serial flash memories that support multiple SPI flash vendors and device families
CN1821982A (zh) * 2006-04-04 2006-08-23 杭州华为三康技术有限公司 一种在单板中对外围器件进行片选的方法和系统
CN102662718A (zh) * 2012-05-03 2012-09-12 天津市英贝特航天科技有限公司 一种单片flash启动多用户程序模块
CN203433337U (zh) * 2013-07-26 2014-02-12 南京第五十五所技术开发有限公司 一种可复用spi控制总线的多通道扩展结构
CN110187923A (zh) * 2019-05-10 2019-08-30 杭州迪普科技股份有限公司 一种应用于多cpu板卡的cpu启动方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113672536A (zh) * 2021-08-26 2021-11-19 北京微纳星空科技有限公司 一种数据存储系统、存储模块和数据存储方法

Similar Documents

Publication Publication Date Title
US11294660B2 (en) Apparatus and method for configuring or updating programmable logic device
CN110389910A (zh) 用于管理级联神经网络中的存储器的方法和安排
CN108008914A (zh) 一种arm设备中磁盘管理的方法、装置和arm设备
CN112764729A (zh) 应用软件开发方法、装置、计算机设备及可读存储介质
CN115629296A (zh) 芯片测试方法、装置、设备及存储介质
CN107273249B (zh) 主板测试方法、处理器和主板测试系统
CN114691224A (zh) 设备加载系统、方法及电子设备
CN114237676A (zh) 一种fpga逻辑更新方法、装置、设备及可读存储介质
US11372792B1 (en) Automatic bus resource adjustment in a multiple root bridge computing system
CN113608935A (zh) 一种测试网卡的方法、系统、设备及介质
CN110569038B (zh) 随机验证参数设计方法、装置、计算机设备及存储介质
CN111078596A (zh) Flash芯片控制方法、设备、系统及可读存储介质
CN114579499B (zh) 处理器通信接口的控制方法、装置、设备及存储介质
CN112346390B (zh) 光模块控制方法、装置、设备及计算机可读存储介质
CN119211325B (zh) 一种服务器中网卡的处理方法、装置、设备及介质
CN114296754A (zh) 芯片平台升级方法及相关装置
CN119986341A (zh) 测试指令生成方法、芯片测试方法及装置
CN108334313A (zh) 用于大型soc研发的持续集成方法、装置及代码管理系统
CN113254372A (zh) 用两阶段配置过程提供可编程微控制器的方法和系统
CN116661951B (zh) 镜像文件处理方法、装置、电子设备及存储介质
CN117950751A (zh) 一种内核的嵌入式产品适配方法、装置、设备及介质
CN111858016A (zh) 计算作业处理方法、系统、移动设备及加速设备
CN115878272B (zh) 图任务调度方法、执行端设备、存储介质及程序产品
CN112530511B (zh) 非易失型芯片内部单步测试方法、装置、存储介质、终端
CN110941452B (zh) 一种配置方法、bios芯片和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428

RJ01 Rejection of invention patent application after publication