CN105045350A - 一种pcie扩展方法及pcie扩展系统 - Google Patents
一种pcie扩展方法及pcie扩展系统 Download PDFInfo
- Publication number
- CN105045350A CN105045350A CN201510408721.0A CN201510408721A CN105045350A CN 105045350 A CN105045350 A CN 105045350A CN 201510408721 A CN201510408721 A CN 201510408721A CN 105045350 A CN105045350 A CN 105045350A
- Authority
- CN
- China
- Prior art keywords
- pcie
- extended chip
- extended
- expansion
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种PCIE扩展方法及PCIE扩展系统,PCIE扩展方法包括:确定位于同一扩展板上的原始PCIE的个数,其中,所述原始PCIE的个数包括两个以上;根据确定的所述原始PCIE的个数,确定每一级扩展芯片的个数;将所述原始PCIE与各级扩展芯片相连接,以对所述原始PCIE进行逐级扩展,其中,由上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。根据本方案,通过使用各级扩展芯片对扩展板上的原始PCIE进行逐级扩展,从而可以使扩展板能够尽可能多的连接GPU,从而提高了服务器数据的处理能力。
Description
技术领域
本发明涉及计算机技术领域,特别涉及一种PCIE扩展方法及PCIE扩展系统。
背景技术
随着云计算、大数据的不断发展,各个领域逐渐将传统数据的计算模式转变为云计算。而随着业务量的增加,服务器系统中的数据存储和处理量也在不断增加,因此,目前各企业使用尺寸较大的4U机箱来进行数据处理,并将计算能力较强的GPU插入机箱的PCIE扩展槽上,以增强机箱的计算能力。
然而,随着用户对服务器数据处理能力的要求越来越高,如何实现PCIE扩展成为急需解决的问题。
发明内容
有鉴于此,本发明提供一种PCIE扩展方法及PCIE扩展系统,以实现对PCIE的扩展。
本发明实施例提供了一种PCIE扩展方法,包括:
确定位于同一扩展板上的原始PCIE的个数,其中,所述原始PCIE的个数包括两个以上;
根据确定的所述原始PCIE的个数,确定每一级扩展芯片的个数;
将所述原始PCIE与各级扩展芯片相连接,以对所述原始PCIE进行逐级扩展,其中,由上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。
优选地,
将所述原始PCIE与各级扩展芯片相连接,包括:针对每一个扩展芯片,从扩展芯片中的六个管脚选择两个管脚作为输入管脚,并将剩余的四个管脚作为输出管脚;将由上一级扩展芯片的输出管脚所扩展的四个扩展PCIE与其下一级扩展芯片上的输入管脚相连接。
优选地,在位于同一扩展板上的所述原始PCIE的个数包括四个时,将所述原始PCIE与各级扩展芯片相连接,以对原始PCIE进行逐级扩展,包括:
将四个所述原始PCIE与两个第一级扩展芯片相连接,以使每一个第一级扩展芯片扩展出四个扩展PCIE,并将每一个第一级扩展芯片扩展出的该四个扩展PCIE分别与四个第二级扩展芯片相连接,以使该四个第二级扩展芯片将所述原始PCIE扩展为十六个所述扩展PCIE。
优选地,进一步包括:
在确定目标扩展芯片故障时,通过与所述目标扩展芯片相连接的扩展芯片控制由所述目标扩展芯片所连接的模块。
优选地,各级扩展芯片包括:PLX9797芯片。
本发明实施例还提供了一种PCIE扩展系统,包括:
扩展板,包括两个以上的原始PCIE,用于提供原始PCIE接口;
各级扩展芯片,其个数由所述原始PCIE的个数确定,用于与所述原始PCIE相连接,以对所述原始PCIE进行逐级扩展,以提供扩展PCIE接口,其中,由上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。
优选地,进一步包括:
由上一级扩展芯片的输出管脚所扩展的四个扩展PCIE与其下一级扩展芯片上的输入管脚相连接;其中,每一个扩展芯片的六个管脚中包括两个输入管脚和四个输出管脚。
优选地,同一扩展板上包括四个所述原始PCIE,四个所述原始PCIE与两个第一级扩展芯片相连接,每一个第一级扩展芯片扩展出四个扩展PCIE,每一个第一级扩展芯片扩展出的该四个扩展PCIE分别与四个第二级扩展芯片相连接,该四个第二级扩展芯片将所述原始PCIE扩展为十六个所述扩展PCIE。
优选地,所述扩展板,用于在确定目标扩展芯片故障时,通过与所述目标扩展芯片相连接的扩展芯片控制由所述目标扩展芯片所连接的模块。
优选地,各级扩展芯片包括PLX9797芯片。
本发明实施例提供了一种PCIE扩展方法及PCIE扩展系统,通过使用各级扩展芯片对扩展板上的原始PCIE进行逐级扩展,从而可以使扩展板能够尽可能多的连接GPU,从而提高了服务器数据的处理能力。
附图说明
图1是本发明实施例提供的方法流程图;
图2是本发明另一实施例提供的方法流程图;
图3是本发明实施例提供的PCIE扩展系统结构示意图;
图4是本发明实施例提供的扩展芯片内部结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供了一种PCIE扩展方法,该方法可以包括以下步骤:
步骤101:确定位于同一扩展板上的原始PCIE的个数,其中,原始PCIE的个数包括两个以上。
步骤102:根据确定的原始PCIE的个数,确定每一级扩展芯片的个数。
步骤103:将原始PCIE与各级扩展芯片相连接,以对原始PCIE进行逐级扩展,其中,由上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。
根据上述方案,通过使用各级扩展芯片对扩展板上的原始PCIE进行逐级扩展,从而可以使扩展板能够尽可能多的连接GPU,从而提高了服务器数据的处理能力。
为了更可能多的实现对扩展板上原始PCIE的扩展,可以针对每一个扩展芯片,从扩展芯片中的六个管脚选择两个管脚作为输入管脚,并将剩余的四个管脚作为输出管脚;将由上一级扩展芯片的输出管脚所扩展的四个扩展PCIE与其下一级扩展芯片上的输入管脚相连接。这样,就可以对原始PCIE进行逐级扩展,每一级扩展芯片所扩展PCIE的数量是上一级扩展芯片所扩展PCIE数量的2倍,从而实现对原始PCIE的扩展。
若在位于同一扩展板上的原始PCIE的个数包括四个时,可以使用如下扩展方案实现对原始PCIE的扩展:将四个原始PCIE与两个第一级扩展芯片相连接,以使每一个第一级扩展芯片扩展出四个扩展PCIE,并将每一个第一级扩展芯片扩展出的该四个扩展PCIE分别与四个第二级扩展芯片相连接,以使该四个第二级扩展芯片将原始PCIE扩展为十六个扩展PCIE。通过这样的级联方式,可以使得在确定目标扩展芯片故障时,通过与目标扩展芯片相连接的扩展芯片控制由目标扩展芯片所连接的模块,从而保证机箱的正常运行。
为使本发明的目的、技术方案和优点更加清楚,下面结合附图及具体实施例对本发明作进一步地详细描述。
如图2所示,本发明实施例提供了一种PCIE扩展方法,该方法可以包括以下步骤:
步骤201:确定位于同一扩展板上的原始PCIE的个数。
在本实施例中,该原始PCIE是待扩展的PCIE接口,其中,该原始PCIE所在扩展板是计算机机箱的一部分,该原始PCIE用于连接GPU,以提高机箱内数据计算的能力。
其中,该原始PCIE的个数包括两个以上。例如,2个、4个、8个等。其中,在同一扩展板上的原始PCIE在扩展板内部互相连接。
如图3所示,为PCIE扩展系统示意图,根据图3可知,本实施例以在扩展板上包括4个原始PCIE为例对实现PCIE扩展进行说明,其中,该4个原始PCIE在扩展板的内部互相连接。
在本实施例中,PCIE接口根据总线位宽不同而有所差异,其中,可以包括X1、X4、X8以及X16,如图3所示,本实施例以PCIE接口为X16为例进行说明。
步骤202:根据确定的原始PCIE的个数,确定每一级扩展芯片的个数。
在本实施例中,扩展芯片是用于对原始PCIE进行扩展的芯片,该扩展芯片可以是PLX9797芯片,或其他具有扩展功能的芯片。本实施例以PLX9797芯片为例,对本实施例的PCIE扩展进行说明。
在本实施例中,可以根据原始PCIE的个数确定每一级扩展芯片的个数,因为,在每一个扩展芯片中可以包括6个管脚,其中,根据扩展芯片的作用可以从6个管脚中选择任意两个管脚作为输入管脚,并将剩余的4个管脚作为输出管脚。
如图4所示,为该扩展芯片的一种内部结构图,在本实施例中,扩展芯片内部的6个管脚相连接,可以将管脚1和管脚2作为扩展芯片的输入管脚,可以将管脚3、管脚4、管脚5和管脚6作为扩展芯片的输出管脚。
根据图4可知,每一个扩展芯片可以将与其相连接的两个PCIE扩展为4个扩展PCIE,那么在计算机机箱的空余空间足够大时,本实施例可以将实现对原始PCIE的逐级扩展,使原始PCIE的个数能够被扩展到足够多,对于每一级扩展芯片可以扩展的扩展PCIE个数是上一级扩展芯片所扩展的扩展PCIE个数的两倍。
在本实施例中,假设位于同一扩展板上的原始PCIE的个数为a,那么每一级所包括的扩展芯片的个数可以根据如下公式(1)进行计算得到:
x=2na(1)
其中,在式(1)中,x是指第n级扩展芯片的个数。
步骤203:将每两个原始PCIE与第一级扩展芯片相连接,将第一级扩展芯片扩展出的每两个扩展PCIE与第二级扩展芯片,以及将第二级扩展芯片扩展出的每两个扩展PCIE与第三级扩展芯片相连接,依次类推。
在本实施例中,当将PCIE与扩展芯片相连接时,需要将上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。
根据步骤202可知,每一个扩展芯片包括两个输入管脚和四个输出管脚,因此,在将上一级扩展芯片扩展出的扩展PCIE与下一级扩展芯片相连接时,需要将上一级扩展芯片由输出管脚输出的扩展PCIE与下一级扩展芯片的输入管脚相连接。
在本实施例中,上一级扩展芯片扩展出的扩展PCIE在于下一级扩展芯片相连接时,可以选择上一级扩展芯片扩展出的任意两个扩展PCIE与任意一个下一级扩展芯片相连接,从而实现了对原始PCIE的扩展。
考虑到扩展芯片可能会发生故障,在某一级上某一个扩展芯片发生故障时,可能会导致与该扩展芯片相连接的上一级的扩展PCIE无法进行正常扩展,在本发明一个优选实施例中,如图3所示,以原始PCIE包括4个为例,对上述问题进行解决:每两个原始PCIE与每一个第一级扩展芯片相连接,在第一级扩展芯片将4个原始PCIE扩展为8个扩展PCIE时,可以将每一个第一级扩展芯片扩展出的四个扩展PCIE分别与四个第二级扩展芯片相连接,以使该四个第二级扩展芯片将原始PCIE扩展为16个扩展PCIE,……,这样级联的方式,在任何一个扩展芯片故障时,均能够保证扩展出来的扩展PCIE所连接的GPU正常工作。
例如,若第一级的扩展芯片11故障,那么可能导致图3中扩展芯片11无法对两个原始PCIE进行扩展,而且与该两个原始PCIE所扩展出的8扩展PCIE相连接的GPU也无法正常工作,那么,本实施例可以通过该两个原始PCIE与另两个原始PCIE的连接,通过第一级的扩展芯片12以及通过扩展芯片12相连接的第二级扩展芯片实现对无法正常工作的GPU进行控制,从而使得GPU能够正常工作,提高了数据计算的稳定性。
在本发明一个优选实施例中,考虑到机箱内部空余空间较小,可以只包括两级扩展芯片,实现对原始PCIE的扩展,从而满足最佳的扩展方案。
步骤204:与原始PCIE直接或间接相连接的各级扩展芯片对原始PCIE进行逐级扩展。
在本实施例中,每一级扩展芯片都可以实现对原始PCIE的扩展,从而实现对原始PCIE的扩展。
根据上述方案,通过使用各级扩展芯片对扩展板上的原始PCIE进行逐级扩展,从而可以使扩展板能够尽可能多的连接GPU,从而提高了服务器数据的处理能力。
如图3所示,本发明实施例还提供了一种PCIE扩展系统,该PCIE扩展系统可以包括:
扩展板,包括两个以上的原始PCIE,用于提供原始PCIE接口;
各级扩展芯片,其个数由原始PCIE的个数确定,用于与原始PCIE相连接,以对原始PCIE进行逐级扩展,以提供扩展PCIE接口,其中,由上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。
在本实施例中,该原始PCIE是待扩展的PCIE接口,其中,该原始PCIE所在扩展板是计算机机箱的一部分,该原始PCIE用于连接GPU,以提高机箱内数据计算的能力。
其中,该原始PCIE的个数包括两个以上。例如,2个、4个、8个等。其中,在同一扩展板上的原始PCIE在扩展板内部互相连接。
根据图3可知,本实施例以在扩展板上包括4个原始PCIE为例对实现PCIE扩展进行说明,其中,该4个原始PCIE在扩展板的内部互相连接。
在本实施例中,PCIE接口根据总线位宽不同而有所差异,其中,可以包括X1、X4、X8以及X16,如图3所示,本实施例以PCIE接口为X16为例进行说明。
在本实施例中,扩展芯片是用于对原始PCIE进行扩展的芯片,该扩展芯片可以是PLX9797芯片,或其他具有扩展功能的芯片。本实施例以PLX9797芯片为例,对本实施例的PCIE扩展进行说明。
进一步地,由上一级扩展芯片的输出管脚所扩展的四个扩展PCIE与其下一级扩展芯片上的输入管脚相连接;其中,每一个扩展芯片的六个管脚中包括两个输入管脚和四个输出管脚。
进一步地,同一扩展板上包括四个原始PCIE,四个原始PCIE与两个第一级扩展芯片相连接,每一个第一级扩展芯片扩展出四个扩展PCIE,每一个第一级扩展芯片扩展出的该四个扩展PCIE分别与四个第二级扩展芯片相连接,该四个第二级扩展芯片将原始PCIE扩展为十六个扩展PCIE。
进一步地,扩展板,用于在确定目标扩展芯片故障时,通过与目标扩展芯片相连接的扩展芯片控制由目标扩展芯片所连接的模块。
考虑到扩展芯片可能会发生故障,在某一级上某一个扩展芯片发生故障时,可能会导致与该扩展芯片相连接的上一级的扩展PCIE无法进行正常扩展,在本发明一个优选实施例中,如图3所示,以原始PCIE包括4个为例,对上述问题进行解决:每两个原始PCIE与每一个第一级扩展芯片相连接,在第一级扩展芯片将4个原始PCIE扩展为8个扩展PCIE时,可以将每一个第一级扩展芯片扩展出的四个扩展PCIE分别与四个第二级扩展芯片相连接,以使该四个第二级扩展芯片将原始PCIE扩展为16个扩展PCIE,……,这样级联的方式,在任何一个扩展芯片故障时,均能够保证扩展出来的扩展PCIE所连接的GPU正常工作。
进一步地,各级扩展芯片包括PLX9797芯片。
综上,本发明实施例至少可以实现如下有益效果:
1、通过使用各级扩展芯片对扩展板上的原始PCIE进行逐级扩展,从而可以使扩展板能够尽可能多的连接GPU,从而提高了服务器数据的处理能力。
2、通过将上一级扩展芯片与下一级扩展芯片以级联的方式进行连接,当某个扩展芯片发生故障,以至于与其所扩展的扩展PCIE相连接的GPU工作异常时,可以通过同一级的扩展芯片实现对工作异常的GPU实现控制,使其能够正常工作,从而提高了数据计算的稳定性。
3、考虑到机箱内部空余空间较小,可以只包括两级扩展芯片,实现对原始PCIE的扩展,从而实现对原始PCIE最佳的扩展方式。
上述设备内的各单元之间的信息交互、执行过程等内容,由于与本发明方法实施例基于同一构思,具体内容可参见本发明方法实施例中的叙述,此处不再赘述。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个······”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (10)
1.一种PCIE扩展方法,其特征在于,包括:
确定位于同一扩展板上的原始PCIE的个数,其中,所述原始PCIE的个数包括两个以上;
根据确定的所述原始PCIE的个数,确定每一级扩展芯片的个数;
将所述原始PCIE与各级扩展芯片相连接,以对所述原始PCIE进行逐级扩展,其中,由上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。
2.根据权利要求1所述的方法,其特征在于,
将所述原始PCIE与各级扩展芯片相连接,包括:针对每一个扩展芯片,从扩展芯片中的六个管脚选择两个管脚作为输入管脚,并将剩余的四个管脚作为输出管脚;将由上一级扩展芯片的输出管脚所扩展的四个扩展PCIE与其下一级扩展芯片上的输入管脚相连接。
3.根据权利要求2所述的方法,其特征在于,在位于同一扩展板上的所述原始PCIE的个数包括四个时,将所述原始PCIE与各级扩展芯片相连接,以对原始PCIE进行逐级扩展,包括:
将四个所述原始PCIE与两个第一级扩展芯片相连接,以使每一个第一级扩展芯片扩展出四个扩展PCIE,并将每一个第一级扩展芯片扩展出的该四个扩展PCIE分别与四个第二级扩展芯片相连接,以使该四个第二级扩展芯片将所述原始PCIE扩展为十六个所述扩展PCIE。
4.根据权利要求3所述的方法,其特征在于,进一步包括:
在确定目标扩展芯片故障时,通过与所述目标扩展芯片相连接的扩展芯片控制由所述目标扩展芯片所连接的模块。
5.根据权利要求1-4中任一所述的方法,其特征在于,各级扩展芯片包括:PLX9797芯片。
6.一种PCIE扩展系统,其特征在于,包括:
扩展板,包括两个以上的原始PCIE,用于提供原始PCIE接口;
各级扩展芯片,其个数由所述原始PCIE的个数确定,用于与所述原始PCIE相连接,以对所述原始PCIE进行逐级扩展,以提供扩展PCIE接口,其中,由上一级扩展芯片所扩展出的扩展PCIE与下一级扩展芯片相连接。
7.根据权利要求6所述的PCIE扩展系统,其特征在于,进一步包括:
由上一级扩展芯片的输出管脚所扩展的四个扩展PCIE与其下一级扩展芯片上的输入管脚相连接;其中,每一个扩展芯片的六个管脚中包括两个输入管脚和四个输出管脚。
8.根据权利要求7所述PCIE扩展系统,其特征在于,同一扩展板上包括四个所述原始PCIE,四个所述原始PCIE与两个第一级扩展芯片相连接,每一个第一级扩展芯片扩展出四个扩展PCIE,每一个第一级扩展芯片扩展出的该四个扩展PCIE分别与四个第二级扩展芯片相连接,该四个第二级扩展芯片将所述原始PCIE扩展为十六个所述扩展PCIE。
9.根据权利要求6所述的PCIE扩展系统,其特征在于,所述扩展板,用于在确定目标扩展芯片故障时,通过与所述目标扩展芯片相连接的扩展芯片控制由所述目标扩展芯片所连接的模块。
10.根据权利要求6-9中任一所述的PCIE扩展系统,其特征在于,各级扩展芯片包括PLX9797芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510408721.0A CN105045350A (zh) | 2015-07-13 | 2015-07-13 | 一种pcie扩展方法及pcie扩展系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510408721.0A CN105045350A (zh) | 2015-07-13 | 2015-07-13 | 一种pcie扩展方法及pcie扩展系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105045350A true CN105045350A (zh) | 2015-11-11 |
Family
ID=54451951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510408721.0A Pending CN105045350A (zh) | 2015-07-13 | 2015-07-13 | 一种pcie扩展方法及pcie扩展系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105045350A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106855846A (zh) * | 2015-12-08 | 2017-06-16 | 深圳市祈飞科技有限公司 | 一种基于PCIE Switch的PCIE信号扩展系统及方法 |
CN107038136A (zh) * | 2016-02-04 | 2017-08-11 | 航天科工惯性技术有限公司 | 一种pc104总线切换底板 |
CN107102964A (zh) * | 2017-05-19 | 2017-08-29 | 郑州云海信息技术有限公司 | 一种利用高速率连接器进行gpu集群拓展的方法 |
CN107748726A (zh) * | 2017-11-02 | 2018-03-02 | 郑州云海信息技术有限公司 | 一种gpu箱 |
CN107885682A (zh) * | 2016-09-30 | 2018-04-06 | 深圳市祈飞科技有限公司 | 一种配置设备网口的系统及方法 |
CN108536239A (zh) * | 2018-03-30 | 2018-09-14 | 无锡睿勤科技有限公司 | 一种机箱 |
CN109343905A (zh) * | 2018-10-08 | 2019-02-15 | 郑州云海信息技术有限公司 | 一种pcie资源配置系统和方法 |
CN110825664A (zh) * | 2018-08-10 | 2020-02-21 | 北京百度网讯科技有限公司 | 信息处理系统和方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145145A (zh) * | 2007-10-10 | 2008-03-19 | 福建星网锐捷网络有限公司 | Pcie通道扩展装置、系统及其配置方法 |
CN101663657A (zh) * | 2006-12-20 | 2010-03-03 | 米森技术集团公司 | 无桥无交换的PCIe扩展 |
US20120033370A1 (en) * | 2010-08-06 | 2012-02-09 | Ocz Technology Group Inc. | PCIe BUS EXTENSION SYSTEM, METHOD AND INTERFACES THEREFOR |
CN102440082A (zh) * | 2009-01-31 | 2012-05-02 | 惠普研发有限合伙公司 | 带扩展板连接器的主板 |
CN202443357U (zh) * | 2011-12-31 | 2012-09-19 | 深圳市信步科技有限公司 | 一种具有对等通信功能的多pcie信号接口主板 |
-
2015
- 2015-07-13 CN CN201510408721.0A patent/CN105045350A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101663657A (zh) * | 2006-12-20 | 2010-03-03 | 米森技术集团公司 | 无桥无交换的PCIe扩展 |
CN101145145A (zh) * | 2007-10-10 | 2008-03-19 | 福建星网锐捷网络有限公司 | Pcie通道扩展装置、系统及其配置方法 |
CN102440082A (zh) * | 2009-01-31 | 2012-05-02 | 惠普研发有限合伙公司 | 带扩展板连接器的主板 |
US20120033370A1 (en) * | 2010-08-06 | 2012-02-09 | Ocz Technology Group Inc. | PCIe BUS EXTENSION SYSTEM, METHOD AND INTERFACES THEREFOR |
CN202443357U (zh) * | 2011-12-31 | 2012-09-19 | 深圳市信步科技有限公司 | 一种具有对等通信功能的多pcie信号接口主板 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106855846A (zh) * | 2015-12-08 | 2017-06-16 | 深圳市祈飞科技有限公司 | 一种基于PCIE Switch的PCIE信号扩展系统及方法 |
CN107038136A (zh) * | 2016-02-04 | 2017-08-11 | 航天科工惯性技术有限公司 | 一种pc104总线切换底板 |
CN107885682A (zh) * | 2016-09-30 | 2018-04-06 | 深圳市祈飞科技有限公司 | 一种配置设备网口的系统及方法 |
CN107102964A (zh) * | 2017-05-19 | 2017-08-29 | 郑州云海信息技术有限公司 | 一种利用高速率连接器进行gpu集群拓展的方法 |
CN107748726A (zh) * | 2017-11-02 | 2018-03-02 | 郑州云海信息技术有限公司 | 一种gpu箱 |
CN107748726B (zh) * | 2017-11-02 | 2020-03-24 | 郑州云海信息技术有限公司 | 一种gpu箱 |
CN108536239A (zh) * | 2018-03-30 | 2018-09-14 | 无锡睿勤科技有限公司 | 一种机箱 |
CN110825664A (zh) * | 2018-08-10 | 2020-02-21 | 北京百度网讯科技有限公司 | 信息处理系统和方法 |
CN109343905A (zh) * | 2018-10-08 | 2019-02-15 | 郑州云海信息技术有限公司 | 一种pcie资源配置系统和方法 |
CN109343905B (zh) * | 2018-10-08 | 2021-07-06 | 郑州云海信息技术有限公司 | 一种pcie资源配置系统和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105045350A (zh) | 一种pcie扩展方法及pcie扩展系统 | |
CN105787213B (zh) | 一种保持时间违反的修复方法 | |
CN102707966B (zh) | 加速操作系统启动的方法及装置、预取信息生成方法及装置和终端 | |
CN102866954B (zh) | 内存分配的方法及装置 | |
CN104714785A (zh) | 任务调度装置、方法及并行处理数据的设备 | |
US20210373799A1 (en) | Method for storing data and method for reading data | |
CN112257375B (zh) | 用于集成电路设计的布局调整方法、装置和电子设备 | |
CN105677970A (zh) | 一种缺铜自动补齐且无需重复避铜的方法 | |
CN111768096A (zh) | 基于算法模型的评级方法、装置、电子设备及存储介质 | |
CN102393838B (zh) | 数据处理方法及装置、pci-e总线系统、服务器 | |
KR102526147B1 (ko) | 전력시스템에서의 감시장치 | |
CN103699478A (zh) | 一种测试案例生成系统和方法 | |
CN111046624A (zh) | 芯片模块接口时钟结构的构建方法、装置、设备及介质 | |
CN116894413B (zh) | 一种基于硬件的逻辑映射方法、装置、设备及存储介质 | |
US7984415B1 (en) | Merging of equivalent logic blocks in a circuit design | |
CN113468175A (zh) | 数据压缩方法、装置、电子设备及存储介质 | |
CN104615837A (zh) | 一种fpga的物理实现方法及装置 | |
CN104866297A (zh) | 一种优化核函数的方法和装置 | |
CN103678164B (zh) | 一种存储器级联方法和装置 | |
CN106649038A (zh) | 硬盘控制系统 | |
CN113111013A (zh) | 一种闪存数据块绑定方法、装置及介质 | |
CN103293373A (zh) | 电能计量装置及其电能计量芯片 | |
CN105676995A (zh) | 一种实现三维测量芯片低功耗的方法 | |
CN113221501A (zh) | 用于平衡电路不同划分间互联数的方法及可读存储介质 | |
CN105117167A (zh) | 一种信息处理方法及装置、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151111 |