CN111046624A - 芯片模块接口时钟结构的构建方法、装置、设备及介质 - Google Patents

芯片模块接口时钟结构的构建方法、装置、设备及介质 Download PDF

Info

Publication number
CN111046624A
CN111046624A CN201911302565.4A CN201911302565A CN111046624A CN 111046624 A CN111046624 A CN 111046624A CN 201911302565 A CN201911302565 A CN 201911302565A CN 111046624 A CN111046624 A CN 111046624A
Authority
CN
China
Prior art keywords
interface
clock
module
tree
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911302565.4A
Other languages
English (en)
Other versions
CN111046624B (zh
Inventor
丁军锋
马卓
张少华
郭御风
张明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Feiteng Information Technology Co ltd
Original Assignee
Tianjin Feiteng Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Feiteng Information Technology Co ltd filed Critical Tianjin Feiteng Information Technology Co ltd
Priority to CN201911302565.4A priority Critical patent/CN111046624B/zh
Publication of CN111046624A publication Critical patent/CN111046624A/zh
Application granted granted Critical
Publication of CN111046624B publication Critical patent/CN111046624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种芯片模块接口时钟结构的构建方法、装置、设备及介质，其中该构建方法包括：对芯片中目标模块的所有接口进行分类，并根据分类结果构建所述目标模块接口的树状结构；提取所述所有接口的接口寄存器；根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树；其中，所述接口寄存器时钟子树包含多级节点。本发明能使得在对芯片进行静态时序分析发现模块之间有时序违反时，通过调节接口寄存器时钟子树各级节点的时钟延时，即可快速高效的修复因时钟偏差引起的时序违反，提高模块接口的时序修复效率。

Description

芯片模块接口时钟结构的构建方法、装置、设备及介质
技术领域
本发明涉及集成电路技术领域，特别涉及一种芯片模块接口时钟结构的构建方法、装置、设备及介质。
背景技术
随着集成电路工艺尺寸不断变小，系统设计的复杂程度不断增大(特别是智能便携式设备日新月异的发展)要求芯片具有更强的功能、更高的性能和更低的功耗。芯片的集成度也随之越来越高，复杂芯片在物理设计时必须按模块化的方式才能实现。在模块化的芯片设计中，需要先完成子模块的物理设计，然后在顶层进行模块集成，模块接口之间的时序需在全芯片环境进行分析和修复。传统的模块化设计流程中，模块的接口寄存器没有进行分组的特殊处理，物理设计中各接口寄存器会随机的挂在时钟子树上(如图1所示，其中，图1中三角形表示缓冲器，与缓冲器连接的矩形表示接口寄存器)，接口时序的修复主要依靠优化数据路径，因此接口时序的修复通常都需要反复迭代，耗费较长的时间。然而物理设计做为芯片设计最后一个环节，不仅需要实现预期的性能、功耗和面积目标，还必须在特定的时间节点将芯片流出去，在与时间赛跑的过程中，加快时序收敛，减少时序修复的迭代就变得十分重要。
目前复杂芯片在物理实现过程中通常会切分成多个子模块，并单独进行物理设计，最后在顶层将所有的子模块集成到一起。一般而言，模块内部的时序借助强大的电子设计自动化(EDA，Electronics Design Automation)工具可以得到较好的优化，但模块接口的时序需要到全芯片的环境进行分析和修复。由于在模块物理设计过程中接口的约束通常不太准确，时序优化的力度也会低于模块内部。故在全芯片进行静态时序分析后通常会看到大量的模块接口之间的时序违反。传统的模块接口时序修复首先会简单的通过调节模块的时钟延时来平衡模块之间的时钟。然后就主要通过优化数据路径来修复时序(如通过改变数据路径上单元尺寸或者换高层厚金属等来修复建立时间(setup)时序违反；通过插入延时缓冲单元来修复保持时间(hold)时序违反)，往往需要多轮迭代，消耗大量的精力和时间。其中hold的修复还会插入大量的缓冲单元，增加芯片的功耗。特别是当模块之间全局时钟虽然平衡了，但局部时钟之间存在较大偏差时，只通过优化数据路径是不够的，还需要通过调节时钟的延迟进行修复。
发明内容
本发明提供了一种芯片模块接口时钟结构的构建方法、装置、设备及介质，其目的是为了解决模块接口的时序修复效率低下的问题。
为了达到上述目的，本发明的实施例提供了一种芯片模块接口时钟结构的构建方法，包括：
对芯片中目标模块的所有接口进行分类，并根据分类结果构建所述目标模块接口的树状结构；
提取所述所有接口的接口寄存器；
根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树；其中，所述接口寄存器时钟子树包含多级节点。
其中，所述根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树的步骤，包括：
构建与所述树状结构对应的时钟子树；其中，所述时钟子树中上下两级节点之间设有缓冲器；
根据所述树状结构中各接口的位置，将各接口的接口寄存器挂于所述时钟子树中对应的节点上，得到所述目标模块的接口寄存器时钟子树。
其中，所述接口寄存器时钟子树包含三级节点。
其中，所述构建方法还包括：
对所述芯片进行静态时序分析，得到所述芯片中模块之间的时序违反路径；
确定所述时序违反路径所包含的目标模块，并调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时。
其中，所述调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时的步骤，包括：
通过在该目标模块的接口寄存器时钟子树中上下两级节点之间插入延时单元，调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时。
本发明的实施例提供了一种芯片模块接口时钟结构的构建装置，包括：
分类模块，用于对芯片中目标模块的所有接口进行分类，并根据分类结果构建所述目标模块接口的树状结构；
提取模块，用于提取所述所有接口的接口寄存器；
构建模块，用于根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树；其中，所述接口寄存器时钟子树包含多级节点。
本发明的实施例提供了一种芯片模块接口时钟结构的构建设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的芯片模块接口时钟结构的构建方法的步骤。
本发明的实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述的芯片模块接口时钟结构的构建方法的步骤。
本发明的上述方案至少有如下的有益效果：
在本发明的实施例中，通过对芯片中目标模块的接口进行分类，构建包含多级节点的目标模块接口的树状结构，然后提取各接口的接口寄存器，最终基于目标模块接口的树状结构，构建目标模块的接口寄存器时钟子树，完成对目标模块的接口寄存器的多级分类，从而使得在对芯片进行静态时序分析发现模块之间有时序违反时，通过调节与时序违反相关的目标模块的接口寄存器时钟子树的各级节点的时钟延时，即可以快速高效的修复因时钟偏差引起的时序违反，进而提高模块接口的时序修复效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是现有技术中模块接口寄存器时钟结构图；
图2是本发明实施例中芯片模块接口时钟结构的构建方法的流程图；
图3是本发明实施例中目标模块接口的树状结构图；
图4是本发明实施例中与图3的树状结构图对应的时钟子树的示意图；
图5是本发明实施例中目标模块的接口寄存器时钟子树的示意图；
图6是实例中芯片A模块与B模块的示意图；
图7是本发明实施例中芯片模块接口时钟结构的构建装置的结构示意图；
图8是本发明实施例中芯片模块接口时钟结构的构建设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图2所示，本发明的实施例提供了一种芯片模块接口时钟结构的构建方法，包括：
步骤21，对芯片中目标模块的所有接口进行分类，并根据分类结果构建所述目标模块接口的树状结构。
其中，在本发明的实施例中，上述目标模块可以为芯片中接口较多或者易发生时序违反的模块。
具体的，在本发明的实施例中，可按照接口的工作特性对目标模块的所有接口进行多级分类。如图3所示，先将所有接口分成输入和输出两组；再按高速和低速接口进行分组；最后按接口功能特性(如传输的信号类型)再细分为3至4个组。在对所有接口进行分级分类后，能得到目标模块接口的树状结构(该树状结构包含多级节点，如图3所示的树状结构图)，以便后续构建该目标模块的接口寄存器时钟子树。
步骤22，提取所述所有接口的接口寄存器。
步骤23，根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树。
其中，所述接口寄存器时钟子树包含多级节点。需要说明的是，该接口寄存器时钟子树所包含的节点级数与目标模块接口的树状结构所包含的节点级数相同。
具体的，在本发明的实施例中，上述步骤23的具体实现方式可以包括如下步骤：
步骤一，构建与所述树状结构对应的时钟子树。其中，所述时钟子树中上下两级节点之间设有缓冲器。
其中，在本发明的实施例中，上述与所述树状结构对应的时钟子树的形状(包括各节点的分布位置)，和目标模块接口的树状结构的形状(包括各节点的分布位置)相同。只是时钟子树中上下两级节点之间设有缓冲器，便于后续时钟信号的传输。
步骤二，根据所述树状结构中各接口的位置，将各接口的接口寄存器挂于所述时钟子树中对应的节点上，得到所述目标模块的接口寄存器时钟子树。
作为一个优选的示例，上述接口寄存器时钟子树包含三级节点。可以理解对的是，在本发明的实施例中，并不限定接口寄存器时钟子树的节点级数进行限定，具体可根据实际情况进行设定。
其中，在本发明的实施例中，为便于理解，以如图3所示的目标模块接口的树状结构为例，构建的与该树状结构对应的时钟子树如图4所示，最终构建的目标模块的接口寄存器时钟子树如图5所示。需要说明的，图3中的三角形仅用于间隔上下级节点，不存在特殊含义，图4和图5中的倒三角形均表示缓冲器，图5中与缓冲器连接的矩形框表示接口寄存器。
值得一提的是，在本发明的实施例中，通过对芯片中目标模块的接口进行分类，构建包含多级节点的目标模块接口的树状结构，然后提取各接口的接口寄存器，最终基于目标模块接口的树状结构，构建目标模块的接口寄存器时钟子树，完成对目标模块的接口寄存器的多级分类，从而使得在对芯片进行静态时序分析发现模块之间有时序违反时，通过调节与时序违反相关的目标模块的接口寄存器时钟子树的各级节点的时钟延时，即可以快速高效的修复因时钟偏差引起的时序违反，进而提高模块接口的时序修复效率。
当然可以理解的是，在本发明的实施例中，当芯片包括多个目标模块时，需针对每个目标模块，分别执行步骤21至步骤23，以得到每个目标模块的接口寄存器时钟子树，以便快速高效的修复因时钟偏差引起的时序违反，提高模块接口的时序修复效率。
另，在本发明的实施例中，在构建完芯片所有目标模块的接口寄存器时钟子树后，上述构建方法还包括如下步骤：对所述芯片进行静态时序分析，得到所述芯片中模块之间的时序违反路径；然后确定所述时序违反路径所包含的目标模块，并调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时。具体可通过在该目标模块的接口寄存器时钟子树中上下两级节点之间插入延时单元，调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时。其中，延时单元可采用目前通用的时钟缓冲器单元结构实现。
值得一提的是，通过调节各级节点时钟延时的方法修复时序，减少了插入缓冲器的数量，节省了功耗，同时也减少了时序修复迭代的次数，节约了时间，加速了时序收敛。
需要说明的是，在调节完目标模块的接口寄存器时钟子树中各级节点的时钟延时后，还可用传统修数据路径的方式，修复剩余的接口时序违反路径，以完成模块接口时序修复。
接下来，通过具体实例对模块接口时序修复作进一步说明。
在第一实例中，假设芯片静态时序分析发现从A模块到B模块存在大量的建立时间(setup)违反，且B模块输入路径的后一级都有一定的时序余量(假如有30皮秒(ps)的余量)，则可以调整B模块输入时钟的第一级子树(即第一级节点)的延时来进行修复，比如在图6中B1单元(B1单元为缓冲器)之后插入延时单元61将B模块整个输入子树的延时往后推30ps，可以修复大量违反值在30ps以下的违反路径。
第一级子树延时调整完成后，重新进行静态时序分析，并对剩下的违反路径进行分组，假如剩下的违反路径主要是A模块到B模块高速接口之间的路径，则可以调整B模块输入时钟子树的第二级子树(即第二级节点)的延时来进行修复，比如在图6中B2_1单元(B2_1单元为缓冲器)之后插入延时单元61，这样只延迟B2_1单元后的时钟子树。
第二级子树调整完成后，重新进行静态分析时序，并对剩余的违反路径进行分组，假如经两级调整后，B模块高速输入接口的A组路径还存在较多的时序违反，则可以调整B模块输入时钟子树的第三级子树(即第三级节点)的延迟来进行修复，比如在图6中B3_1单元(B3_1单元为缓冲器)之后插入延时单元61，只调整B3_1单元后的时钟子树。
需要说明的是，通过调整三级时钟子树的延迟可以用最少单元高效修复大量的时序违反，经三级时钟子树延时调整修复后，剩余的少量违反路径采用常规的时序修复方法进行修复。其中，图6中的三角形均表示缓冲器，与缓冲器连接的矩形框均表示接口寄存器。
在第二实例中，假设全芯片时序分析发现从A模块到B模块存在大量的保持时间(hold)违反，则采用上述的三级子树延时调整的方法去调整A模块输出时钟子树的延时进行修复。具体的修复过程同修复setup类似，但调整的方向相反。
如图7所示，本发明的实施例还提供了一种芯片模块接口时钟结构的构建装置，包括分类模块71、提取模块72和构建模块73。
其中，分类模块71，用于对芯片中目标模块的所有接口进行分类，并根据分类结果构建所述目标模块接口的树状结构；
提取模块72，用于提取所述所有接口的接口寄存器；
构建模块73，用于根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树；其中，所述接口寄存器时钟子树包含多级节点。
其中，在本发明的实施例中，芯片模块接口时钟结构的构建装置70为与上述芯片模块接口时钟结构的构建方法对应的装置，能使得在对芯片进行静态时序分析发现模块之间有时序违反时，通过调节模块接口寄存器时钟子树各级节点的时钟延时，即可快速高效的修复因时钟偏差引起的时序违反，提高模块接口的时序修复效率。
需要说明的是，芯片模块接口时钟结构的构建装置70包括实现上述芯片模块接口时钟结构的构建方法的所有模块或者单元，为避免过多重复，在此不对芯片模块接口时钟结构的构建装置70的各模块或者单元进行赘述。
如图8所示，本发明的实施例还提供了一种芯片模块接口时钟结构的构建设备，包括存储器81、处理器82以及存储在所述存储器81中并可在所述处理器82上运行的计算机程序83，所述处理器82执行所述计算机程序83时实现上述的芯片模块接口时钟结构的构建方法的步骤。
即，在本发明的具体实施例中，芯片模块接口时钟结构的构建设备80的处理器82执行所述计算机程序83时实现上述的芯片模块接口时钟结构的构建方法的步骤，能使得在对芯片进行静态时序分析发现模块之间有时序违反时，通过调节接口寄存器时钟子树各级节点的时钟延时，即可快速高效的修复因时钟偏差引起的时序违反，提高模块接口的时序修复效率。
此外，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述的芯片模块接口时钟结构的构建方法的步骤。
即，在本发明的实施例中，计算机可读存储介质的计算机程序被处理器执行时实现上述的芯片模块接口时钟结构的构建方法的步骤，能使得在对芯片进行静态时序分析发现模块之间有时序违反时，通过调节接口寄存器时钟子树各级节点的时钟延时，即可快速高效的修复因时钟偏差引起的时序违反，提高模块接口的时序修复效率。
示例性的，计算机可读存储介质的计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种芯片模块接口时钟结构的构建方法，其特征在于，包括：
对芯片中目标模块的所有接口进行分类，并根据分类结果构建所述目标模块接口的树状结构；
提取所述所有接口的接口寄存器；
根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树；其中，所述接口寄存器时钟子树包含多级节点。
2.根据权利要求1所述的构建方法，其特征在于，所述根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树的步骤，包括：
构建与所述树状结构对应的时钟子树；其中，所述时钟子树中上下两级节点之间设有缓冲器；
根据所述树状结构中各接口的位置，将各接口的接口寄存器挂于所述时钟子树中对应的节点上，得到所述目标模块的接口寄存器时钟子树。
3.根据权利要求1所述的构建方法，其特征在于，所述接口寄存器时钟子树包含三级节点。
4.根据权利要求2所述的构建方法，其特征在于，所述构建方法还包括：
对所述芯片进行静态时序分析，得到所述芯片中模块之间的时序违反路径；
确定所述时序违反路径所包含的目标模块，并调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时。
5.根据权利要求1所述的构建方法，其特征在于，所述调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时的步骤，包括：
通过在该目标模块的接口寄存器时钟子树中上下两级节点之间插入延时单元，调节该目标模块的接口寄存器时钟子树中各级节点的时钟延时。
6.一种芯片模块接口时钟结构的构建装置，其特征在于，包括：
分类模块，用于对芯片中目标模块的所有接口进行分类，并根据分类结果构建所述目标模块接口的树状结构；
提取模块，用于提取所述所有接口的接口寄存器；
构建模块，用于根据所述树状结构和提取到的接口寄存器，构建所述目标模块的接口寄存器时钟子树；其中，所述接口寄存器时钟子树包含多级节点。
7.一种芯片模块接口时钟结构的构建设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5任一项所述的芯片模块接口时钟结构的构建方法的步骤。
8.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的芯片模块接口时钟结构的构建方法的步骤。
CN201911302565.4A 2019-12-17 2019-12-17 芯片模块接口时钟结构的构建方法、装置、设备及介质 Active CN111046624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911302565.4A CN111046624B (zh) 2019-12-17 2019-12-17 芯片模块接口时钟结构的构建方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911302565.4A CN111046624B (zh) 2019-12-17 2019-12-17 芯片模块接口时钟结构的构建方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN111046624A true CN111046624A (zh) 2020-04-21
CN111046624B CN111046624B (zh) 2024-04-30

Family

ID=70237053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911302565.4A Active CN111046624B (zh) 2019-12-17 2019-12-17 芯片模块接口时钟结构的构建方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN111046624B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312864A (zh) * 2021-04-29 2021-08-27 飞腾信息技术有限公司 一种s型可配置延时线、时钟结构及时钟延时调整方法
WO2022111155A1 (zh) * 2020-11-26 2022-06-02 东科半导体(安徽)股份有限公司 同时钟域下寄存器的逻辑解耦方法
CN115809634A (zh) * 2023-01-04 2023-03-17 飞腾信息技术有限公司 一种顶层物理设计的方法、层次化物理设计的方法及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631315A (zh) * 2012-08-22 2014-03-12 上海华虹集成电路有限责任公司 便于时序修复的时钟设计方法
CN108984806A (zh) * 2017-05-31 2018-12-11 深圳市中兴微电子技术有限公司 一种时钟树综合方法以及计算机可读存储介质
CN109376467A (zh) * 2018-11-19 2019-02-22 武汉工程大学 集成电路中时钟树布局流程方法和时钟树偏差补偿装置
CN109388813A (zh) * 2017-08-03 2019-02-26 深圳市中兴微电子技术有限公司 一种构建用于集成电路设计的时钟树的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631315A (zh) * 2012-08-22 2014-03-12 上海华虹集成电路有限责任公司 便于时序修复的时钟设计方法
CN108984806A (zh) * 2017-05-31 2018-12-11 深圳市中兴微电子技术有限公司 一种时钟树综合方法以及计算机可读存储介质
CN109388813A (zh) * 2017-08-03 2019-02-26 深圳市中兴微电子技术有限公司 一种构建用于集成电路设计的时钟树的方法及装置
CN109376467A (zh) * 2018-11-19 2019-02-22 武汉工程大学 集成电路中时钟树布局流程方法和时钟树偏差补偿装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张晓芸;高玉竹;: "基于寄存器状态的低功耗时钟树设计", 电子测量技术, no. 11 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022111155A1 (zh) * 2020-11-26 2022-06-02 东科半导体(安徽)股份有限公司 同时钟域下寄存器的逻辑解耦方法
CN113312864A (zh) * 2021-04-29 2021-08-27 飞腾信息技术有限公司 一种s型可配置延时线、时钟结构及时钟延时调整方法
CN113312864B (zh) * 2021-04-29 2023-03-21 飞腾信息技术有限公司 一种s型可配置延时线、时钟结构及时钟延时调整方法
CN115809634A (zh) * 2023-01-04 2023-03-17 飞腾信息技术有限公司 一种顶层物理设计的方法、层次化物理设计的方法及芯片
CN115809634B (zh) * 2023-01-04 2023-05-02 飞腾信息技术有限公司 一种顶层物理设计的方法、层次化物理设计的方法及芯片

Also Published As

Publication number Publication date
CN111046624B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
CN110192192B (zh) 用于电路设计的基于神经网络的物理综合
CN109376467B (zh) 集成电路中时钟树布局流程方法和时钟树偏差补偿装置
CN102160054B (zh) 用于设计使用自适应电压和调节优化的集成电路的系统和方法
US10354042B2 (en) Selectively reducing graph based analysis pessimism
CN103324774B (zh) 一种基于时钟规划偏差算法的处理器性能优化方法
US8584065B2 (en) Method and apparatus for designing an integrated circuit
KR102324782B1 (ko) 집적 회로의 정적 타이밍 분석 방법
CN111046624A (zh) 芯片模块接口时钟结构的构建方法、装置、设备及介质
US8336012B2 (en) Automated timing optimization
US8701059B2 (en) Method and system for repartitioning a hierarchical circuit design
US10896278B2 (en) Support method, and information processing apparatus
US11176305B2 (en) Method and system for sigma-based timing optimization
CN115796093B (zh) 电路时序优化方法、装置、电子设备及存储介质
JP2013171503A (ja) Ｌｓｉ設計方法
CN107844678B (zh) 包含IP/Memory时序路径的spice仿真方法
US10430535B2 (en) Verification support program medium, verification support method, and information processing device for verification of a circuit
US10216880B1 (en) Systems and methods for power efficient flop clustering
US20100257499A1 (en) Techniques for fast area-efficient incremental physical synthesis
US8595668B1 (en) Circuits and methods for efficient clock and data delay configuration for faster timing closure
US20220327269A1 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
CN116167330A (zh) 时钟树综合方法、装置、电子设备及计算机可读存储介质
CN112580278A (zh) 逻辑电路的优化方法、优化装置以及存储介质
CN113919256A (zh) 一种布尔可满足性验证方法、系统、cnf生成方法及存储装置
US10460055B1 (en) Modeling of sequential circuit devices of multi-clock domain IC design for a transient vectorless power analysis
CN113688587B (zh) 一种电路布图的生成方法、装置、计算机设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant