KR100848882B1 - 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법 - Google Patents

원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법 Download PDF

Info

Publication number
KR100848882B1
KR100848882B1 KR1020060069602A KR20060069602A KR100848882B1 KR 100848882 B1 KR100848882 B1 KR 100848882B1 KR 1020060069602 A KR1020060069602 A KR 1020060069602A KR 20060069602 A KR20060069602 A KR 20060069602A KR 100848882 B1 KR100848882 B1 KR 100848882B1
Authority
KR
South Korea
Prior art keywords
digital signal
signal processing
unit
data
safety system
Prior art date
Application number
KR1020060069602A
Other languages
English (en)
Other versions
KR20080009867A (ko
Inventor
손창호
김중선
김봉석
김성종
김영춘
이창규
구인수
박희석
박희윤
박근옥
서용석
Original Assignee
삼창기업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼창기업 주식회사 filed Critical 삼창기업 주식회사
Priority to KR1020060069602A priority Critical patent/KR100848882B1/ko
Publication of KR20080009867A publication Critical patent/KR20080009867A/ko
Application granted granted Critical
Publication of KR100848882B1 publication Critical patent/KR100848882B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21D—NUCLEAR POWER PLANT
    • G21D3/00—Control of nuclear power plant
    • G21D3/001—Computer implemented control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Safety Devices In Control Systems (AREA)
  • Monitoring And Testing Of Nuclear Reactors (AREA)

Abstract

본 발명은 디지털 신호처리 프로세서를 이용하여 복잡한 제어 알고리즘을 고속으로 처리하면서도 오작동을 줄임으로써 제어시스템의 신뢰도를 향상시키는 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법에 관한 것이다.
본 발명은, 외부 장치와 데이터를 입출력하는 입출력 컨넥터와; 상기 입출력 컨넥터를 통해 입출력되는 데이터를 제어하는 마스터 제어부와; 상기 마스터 제어부의 제어에 따라 입출력되는 데이터가 할당되는 글로벌 메모리부와; 상기 마스터 제어부의 제어에 의해 전송되는 데이터를 연산처리하거나, 응용알고리즘을 수행하는 디지털 신호 처리부와; 상기 디지털 신호 처리부에서 처리되거나 수행되는 되는 데이터를 저장하거나, 내부 응용프로그램을 저장하는 로컬 메모리부와; 상기 글로벌 메모리부, 로컬 메모리부 및 마스터 제어부의 동작을 제어하는 제어신호처리부와; 상기 디지털 신호 처리부와 마스터 제어부에 일정한 클럭을 공급하며, 자기진단을 실행하는 클럭부; 및 상기 디지털 신호 처리부의 동작상태 및 상기 VME버스의 상태를 표시하는 디스플레이부를 포함하여 이루어지는 것을 특징으로 한다.
프로세서, 메모리, VME, 디지털, 원자력, 제어, 신호처리, 디지털신호처리

Description

원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법{Apparatus for processing digital signal in safety system of nuclear plant and method therefor}
도 1은 본 발명의 일 실시예에 따른 원자력 발전소 안전계통의 디지털 신호처리 장치의 구성을 개략적으로 나타내는 블록도이다.
도 2는 도 1에 도시된 클록부를 상세히 나타내는 회로도이다.
도 3은 도 1에 도시된 로직부를 상세히 나타내는 회로도이다.
도 4는 본 발명의 원자력 발전소 안전계통의 디지털 신호처리 방법에 따른 VME 마스터 제어부의 읽기과정을 나타내는 흐름도이다.
도 5는 본 발명의 원자력 발전소 안전계통의 디지털 신호처리 방법에 따른 VME 마스터 제어부의 쓰기과정을 나타내는 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : VME 입출력 컨넥터 20 : VME 마스터 제어부
30 : 글로벌 메모리부 40 : 디지털 신호 처리부
50 : 로컬 메모리부 60 : 제어신호처리부
70 : 클럭부 80 : 디스플레이부
90 : 로직부
본 발명은 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법에 관한 것으로서, 디지털 신호처리 프로세서를 이용하여 복잡한 제어 알고리즘을 고속으로 처리하면서도 오작동을 줄임으로써 제어시스템의 신뢰도를 향상시키는 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법에 관한 것이다.
최근에 급증하는 에너지 수요에 대처하기 위해 원자력 발전소가 많이 건설되고 있으나, 이러한 원자력 발전소를 유지 관리하는데에는 많은 비용과 기술을 필요로 하고 있으며, 대규모의 안전사고를 발생시킬 수도 있다는 위험성이 항상 내포되고 있다.
즉, 원자력 발전소에서는 핵연료를 사용하는 관계로 다른 일반 공장이나 발전소에 비하여 매우 안정되고 확실하게 동작되는 제어시스템이 구비되어야하며, 이러한 제어시스템에서 사용되는 전자 제어모듈은 진동이 심한 발전소의 환경에서도 오동작이 없도록 높은 신뢰성을 필요로 한다.
종래의 아날로그 회로는 원자력 각 제어 계통마다 다른 회로를 구현하여야 하며 그 기능에 비하여 너무 많은 수의 다이오드나 트랜지스터 등의 부품이 들어감으로서 오작동의 확률이 높다는 문제점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, 디지털 신 호처리 프로세서를 이용하여 복잡한 제어 알고리즘을 고속으로 처리하면서도 오작동을 줄이므로써 제어시스템의 신뢰도를 향상시키는 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법을 제공하는 것을 그 목적으로 한다.
상기한 바와 같은 기술적 과제를 달성하기 위하여, 본 발명에 따른 원자력 발전소 안전 계통의 디지털 신호처리 장치는, 외부 장치와 데이터를 입출력하는 입출력 컨넥터와; 상기 입출력 컨넥터를 통해 입출력되는 데이터를 제어하는 마스터 제어부와; 상기 마스터 제어부의 제어에 따라 입출력되는 데이터가 할당되는 글로벌 메모리부와; 상기 마스터 제어부의 제어에 의해 전송되는 데이터를 연산처리하거나, 응용알고리즘을 수행하는 디지털 신호 처리부와; 상기 디지털 신호 처리부에서 처리되거나 수행되는 되는 데이터를 저장하거나, 내부 응용프로그램을 저장하는 로컬 메모리부와; 상기 글로벌 메모리부, 로컬 메모리부 및 마스터 제어부의 동작을 제어하는 제어신호처리부와; 상기 디지털 신호 처리부와 마스터 제어부에 일정한 클럭을 공급하며, 자기진단을 실행하는 클럭부; 및 상기 디지털 신호 처리부의 동작상태 및 상기 VME버스의 상태를 표시하는 디스플레이부를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 원자력 발전소 안전계통의 디지털 신호처리 방법은, 입출력 컨넥터를 통해 어드레스 변경 코드와, 롱 워드 신호, 인터럽트 인식 신호, 어드레스 신호를 선택하는 슬레이브 어드레스 선택 단계와; 데이터의 읽기/쓰기 방향에서 읽기를 선택하는 단계와; 상기 데이터의 읽기에 따른 VME용 제 어신호의 방향을 선택하는 단계와; 상기 데이터의 읽기/쓰기 방향이 읽기인 경우에는, 외부로부터 데이터를 수신하고 DTACK신호를 디지털 신호 처리부에 전송하는 단계; 및 디지털 신호 처리부가 어드레스 변경 코드와 롱 워드 신호, 인터럽트 인식 신호들을 풀어주는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 원자력 발전소 안전계통의 디지털 신호처리 방법은, 입출력 컨넥터를 통해 어드레스 변경 코드와, 롱 워드 신호, 인터럽트 인식 신호, 어드레스 신호를 선택하는 슬레이브 어드레스 선택 단계와; 데이터의 읽기/쓰기 방향에서 쓰기를 선택하는 단계와; 상기 데이터의 쓰기 방향에 따른 VME용 제어신호의 방향을 선택하는 단계와; 상기 데이터의 읽기/쓰기 방향이 쓰기인 경우에는, 외부로 데이터를 넘겨주고, 어드레스 변경 코드와 롱 워드 신호, 인터럽트 인식 신호들을 풀어주는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
도 1 내지 도 3을 참조하여 본 발명에 의한 원자력 발전소 안전계통의 디지털 신호처리 장치의 구성을 설명하는데, 도 1은 본 발명의 일 실시예에 따른 원자력 발전소 안전계통의 디지털 신호처리 장치의 구성을 개략적으로 나타내는 블록도이고, 도 2는 도 1에 도시된 클록부를 상세히 나타내는 회로도이며, 도 3은 도 1에 도시된 로직부를 상세히 나타내는 회로도이다.
도 1 내지 도 5에 도시된 본 발명의 원자력 발전소 안전계통의 디지털 신호처리 장치는 VME(Versa Module Eurocard) 입출력 컨넥터(10), VME 마스터 제어 부(20), 글로벌 메모리부(30), 디지털 신호 처리부(40), 로컬 메모리부(50), 제어신호처리부(60), 클럭부(70), 디스플레이부(80) 및 로직부(90)를 포함한다.
VME 입출력 컨넥터(10)는 VEM버스를 통해 외부 장치(슬레이브)와 데이터를 입출력하며, 36핀 또는 96핀이 사용되는 것이 바람직하다. VME 마스터 제어부(20)는 VME 입출력 컨넥터(10)를 통해 입출력되는 데이터를 제어한다.
글로벌 메모리부(30)는 VME 마스터 제어부(20)의 제어에 따라 입출력되는 데이터가 할당되어 저장된다. 이때, 원자력발전소의 제어 알고리즘의 실행을 위해 충분한 용량의 메모리가 사용되는 것이 바람직하며, 메모리의 제어방식으로, 제어부의 직접연결 방식과 PLD를 통한 연결방식을 혼합 사용하므로써 빠른 데이터 액세스가 가능하고 디지털 신호 처리부(40)와 VME 마스터 제어부(20) 사이에서 메모리가 공유되는 것이 바람직하다.
디지털 신호 처리부(40)는 VME 마스터 제어부(20)의 제어에 의해 전송되는 데이터를 연산처리하거나, 응용알고리즘을 수행한다.
이때, 디지털 신호 처리부(40)는 고속의 고정소수점 또는 부동소수점을 처리하거나, 메모리에 대한 다중 억세스 기능을 구비하며, 어드레스와 데이터 버스가 분리된 프로세서 버스 구조를 구비한다.
로컬 메모리부(50)는 디지털 신호 처리부(40)에서 처리되거나 수행되는 되는 데이터를 저장하거나, 내부 응용프로그램을 저장한다.
제어신호처리부(60)는 글로벌 메모리부(30), 로컬 메모리부(50) 및 VME 마스터 제어부(20)의 동작을 제어한다. 이때, 어드레스와 데이터 버스는 분리된 프로세 서 버스 구조를 가지는 것이 바람직하며, 제어 알고리즘을 위한 충분한 용량의 메모리부를 사용하는 것이 바람직하다.
또한, 제어신호처리부(60)는 CPU 직접연결 방식과 PLD를 통한 연결방식을 혼합 사용하여 메모리부를 제어하므로써 빠른 데이터 액세스가 가능하며 디지털신호처리기와 VME 마스터 제어부 사이에 메모리 공유 인터페이스로서 구현된다.
클럭부(70)는 디지털 신호 처리부(40)와 VME 마스터 제어부(20)에 일정한 클럭을 공급하며, 자기진단을 실행한다.
도 2를 참조하면, 클럭부(70)는 스위치가 눌러질때 소프트웨어 리셋 기능을 수행하며, 디지털 신호처리부(40) 및 VME 마스터 제어부(20)를 리셋한다. 리셋시 디지털 신호처리부(40)가 일정 시간동안 파워온이 될 때까지 지연 시켜주는 기능도 수행한다.
그리고 파워가 정상적으로 들어오는지 발광 LED를 통해 확인할 수 있으며 리셋여부도 발광 LED를 통해 확인할 수 있다.
또한 Y1의 60Mhz이상의 고속의 외부클럭을 사용함으로서 처리속도를 향상시키며, 전원 공급, 소프트웨어 실행, 외부 장치를 감시한다. 이때, U5의 TD핀을 이용하여 타임-아웃 시간을 150ms, 600ms, 1200ms 등으로 설정할 수 있다.
디스플레이부(80)는 디지털 신호 처리부(40)의 동작상태 및 VME버스의 상태를 표시하며, 도트 매트릭스와 발광 다이오드로 구성된다.
로직부(90)는 디지털 신호처리 장치에 전원이 인가될 때, 응용프로그램이 특정번지에 복사되도록 한다.
도 3을 참조하면, 로직부(90)는 초기 메모리 시작번지를 가변할 수 있다.
즉, 4개의 에지-트리거 D 플립플롭을 사용하여 INTA, INTC, INTD에서 입력 신호 뿐만 아니라 D 플립플롭 신호가 들어감으로서 하드웨어적인 신호를 생성해 준다.
또한 초기 부팅시 디지털 신호처리부의 신호가 로직부(90)에 들어감으로서 서로 의존성을 보인다.
이하, 도 4 및 도 5를 참조하여 본 발명의 일 실시예에 따른 본 발명의 원자력 발전소 안전계통의 디지털 신호처리 방법을 설명하는데, 도 4는 본 발명의 원자력 발전소 안전계통의 디지털 신호처리 방법에 따른 VME 마스터 제어부의 읽기과정을 나타내는 흐름도이고, 도 5는 본 발명의 원자력 발전소 안전계통의 디지털 신호처리 방법에 따른 VME 마스터 제어부의 쓰기과정을 나타내는 흐름도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 원자력 발전소 안전계통의 디지털 신호처리 방법에 따른 VME 마스터 제어부의 읽기과정은, VME 마스트 제어부와 VMS 버스 사이에 데이터를 주고 받는데, 먼저, 입출력 컨넥터를 통해 어드레스 변경 코드(Address Modifier Code)와, 롱 워드(Long Word) 신호, 인터럽트 인식(Interrupt Acknowledge) 신호, 어드레스(Address Strobe) 신호를 선택한다(S410).
이때, 상기 신호들은 마스터가 아닌 VEM의 슬레이브 어드레스를 선택하기 위한 과정이다.
이어서, 데이터의 읽기/쓰기 방향에서 읽기를 선택한다(S420). 이때, 쓰 기(write)신호가 하이(high)이면 읽기이고, 로우(Low)이면 쓰기이다.
상기 데이터의 읽기에 따라 VME용 제어신호(DTACK, BEER, DS0, DS1)의 방향을 선택한다(S430). 이에따라, VEM 마스터 제어부가 슬레이브(미도시)에 VME를 읽기 위한 제어를 하며, 슬레이브로부터 특정신호가 올 때 까지 디지털 신호 처리부는 홀딩상태가 된다.
만약, 상기 데이터의 읽기/쓰기 방향이 읽기인 경우에는, 외부로부터 데이터(D0,D1,...D7 또는 D0,D1,... D15)를 수신하고 DTACK신호를 디지털 신호 처리부에 전송한다(S450).
다음으로, 디지털 신호 처리부는 어드레스 변경 코드(Address Modifier Code)와 롱 워드 신호(Long Word), 인터럽트 인식(Interrupt Acknowledge) 신호들을 풀어준다(S460).
이어서, DS0, DS1 및 AS신호를 풀어주므로써 VME 읽기 사이클이 완료된다(S470).
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 원자력 발전소 안전계통의 디지털 신호처리 방법에 따른 VME 마스터 제어부의 쓰기과정은, 입출력 컨넥터를 통해 어드레스 변경 코드와, 롱 워드 신호, 인터럽트 인식 신호, 어드레스 신호를 선택한다(510).
이어서, 데이터의 읽기/쓰기 방향에서 쓰기를 선택한다(S520). 이때, 쓰기(write)신호가 하이(high)이면 읽기이고, 로우(Low)이면 쓰기이다.
다음으로, 상기 데이터의 쓰기에 따라 VME용 제어신호(DTACK, BEER, DS0, DS1)의 방향을 선택한다(S530). 이에따라, VEM 마스터 제어부가 슬레이브(미도시)에 VME를 쓰기 위한 제어를 하며, 슬레이브로부터 특정신호가 올 때까지 디지털 신호 처리부는 홀딩상태가 된다.
이후, 상기 데이터의 읽기/쓰기 방향이 쓰기인 경우에는, 외부로 데이터를 넘겨주고 어드레스 변경 코드(Address Modifier Code)와 롱 워드(Long Word) 신호, 인터럽트 인식(Interrupt Acknowledge) 신호들을 풀어준다(S550).
다음으로, DS0, DS1 및 AS신호를 풀어주므로써(S560), VME 쓰기 사이클이 완성된다.
한편, 상기 실시예에서는 VME버스와 연결되는 VME컨넥터를 일 예로 설명하였으나, 다른 실시예에서는 JTAG, UART 포트 등의 통신포트가 이용될 수도 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
상술한 바와 같이, 본 발명에 따른 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법은 디지털 신호처리 프로세서를 이용하여 복잡한 제어 알고리즘을 고속으로 처리하면서도 오작동을 줄이므로써 제어시스템의 신뢰도를 향상시킨다.
또한, 본 발명은 고속의 부동소수점 연산과 자기진단을 하므로써 원자력 발 전소 제어시스템의 안정성을 향상시킨다.
또한, VME버스를 통해 다중 프로세서를 이용한 다중 신호처리가 가능하므로써 일대일의 신호처리가 아닌 일대다 신호처리를 통해 시스템의 효율을 극대화한다.

Claims (11)

  1. 원자력 발전소 안전 계통의 디지털 신호처리 장치에 있어서,
    외부 장치와 데이터를 입출력하는 입출력 컨넥터와;
    상기 입출력 컨넥터를 통해 입출력되는 데이터를 제어하는 마스터 제어부와;
    상기 마스터 제어부의 제어에 따라 입출력되는 데이터가 할당되는 글로벌 메모리부와;
    상기 마스터 제어부의 제어에 의해 전송되는 데이터를 연산처리하거나, 응용알고리즘을 수행하는 디지털 신호 처리부와;
    상기 디지털 신호 처리부에서 처리되거나 수행되는 되는 데이터를 저장하거나, 내부 응용프로그램을 저장하는 로컬 메모리부와;
    상기 글로벌 메모리부, 로컬 메모리부 및 마스터 제어부의 동작을 제어하는 제어신호처리부와;
    상기 디지털 신호 처리부와 마스터 제어부에 일정한 클럭을 공급하며, 자기진단을 실행하는 클럭부; 및
    상기 디지털 신호 처리부의 동작상태 및 상기 VME버스의 상태를 표시하는 디스플레이부를 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 장치.
  2. 제1항에 있어서,
    상기 입출력 컨네터는 UART 포트 또는 VME용 입출력 컨넥터를 포함하며, 마스터 제어부는 VME용 마스터 제어부를 포함하는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 장치.
  3. 제1항에 있어서,
    상기 디스플레이부는 도트 매트릭스와 발광 다이오드로 구성되는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 장치.
  4. 제1항에 있어서,
    상기 디지털 신호 처리부는 고속의 고정소수점 또는 부동소수점을 처리하거나, 메모리에 대한 다중 억세스 기능을 구비하는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 디지털 신호처리 장치에 전원이 인가될 때, 응용프로그램이 특정번지에 복사되도록 하는 로직부를 더 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 장치.
  6. 원자력 발전소 안전계통의 디지털 신호처리 방법에 있어서,
    입출력 컨넥터를 통해 어드레스 변경 코드와, 롱 워드 신호, 인터럽트 인식 신호 및 어드레스 신호(Address Strobe:AS)를 선택하는 슬레이브 어드레스 선택 단계와;
    데이터의 읽기/쓰기 방향에서 읽기를 선택하는 단계와;
    상기 데이터의 읽기에 따른 VME용 제어신호의 방향을 선택하는 단계와;
    상기 데이터의 읽기/쓰기 방향이 읽기인 경우에는, 외부로부터 데이터를 수신하고 DTACK신호를 디지털 신호 처리부에 전송하는 단계; 및
    디지털 신호 처리부가 어드레스 변경 코드와 롱 워드 신호, 인터럽트 인식 신호들을 풀어주는 단계를 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 방법.
  7. 제6항에 있어서,
    상기 VME용 제어신호는 DTACK, BERR, DS0, DS1신호를 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 방법.
  8. 제7항에 있어서,
    상기 DS0, DS1 및 어드레스 신호(AS)를 풀어주는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 방법.
  9. 원자력 발전소 안전계통의 디지털 신호처리 방법에 있어서,
    입출력 컨넥터를 통해 어드레스 변경 코드와, 롱 워드 신호, 인터럽트 인식 신호 및 어드레스 신호(Address Strobe:AS)를 선택하는 슬레이브 어드레스 선택 단계와;
    데이터의 읽기/쓰기 방향에서 쓰기를 선택하는 단계와;
    상기 데이터의 쓰기 방향에 따른 VME용 제어신호의 방향을 선택하는 단계와;
    상기 데이터의 읽기/쓰기 방향이 쓰기인 경우에는, 외부로 데이터를 넘겨주고, 어드레스 변경 코드와 롱 워드 신호, 인터럽트 인식 신호들을 풀어주는 단계를 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 방법.
  10. 제9항에 있어서,
    상기 VME용 제어신호는 DTACK, BERR, DS0, DS1신호를 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 방법.
  11. 제10항에 있어서,
    상기 DS0, DS1 및 어드레스 신호(AS)를 풀어주는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 원자력 발전소 안전계통의 디지털 신호처리 방법.
KR1020060069602A 2006-07-25 2006-07-25 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법 KR100848882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060069602A KR100848882B1 (ko) 2006-07-25 2006-07-25 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069602A KR100848882B1 (ko) 2006-07-25 2006-07-25 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080009867A KR20080009867A (ko) 2008-01-30
KR100848882B1 true KR100848882B1 (ko) 2008-07-28

Family

ID=39222095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069602A KR100848882B1 (ko) 2006-07-25 2006-07-25 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100848882B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151527B1 (ko) * 2010-08-10 2012-05-30 주식회사 포스코아이씨티 원전 제어 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227030A (ja) * 1988-03-07 1989-09-11 Fujitsu Ltd 抵抗温度特性の検出回路
JPH08122166A (ja) * 1994-10-24 1996-05-17 Matsushita Electric Works Ltd 温度測定方法および装置
JPH10269987A (ja) 1997-03-24 1998-10-09 Matsushita Electron Corp 環形蛍光ランプ
JP2005321239A (ja) 2004-05-07 2005-11-17 Yokogawa Electric Corp 温度伝送器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227030A (ja) * 1988-03-07 1989-09-11 Fujitsu Ltd 抵抗温度特性の検出回路
JPH08122166A (ja) * 1994-10-24 1996-05-17 Matsushita Electric Works Ltd 温度測定方法および装置
JPH10269987A (ja) 1997-03-24 1998-10-09 Matsushita Electron Corp 環形蛍光ランプ
JP2005321239A (ja) 2004-05-07 2005-11-17 Yokogawa Electric Corp 温度伝送器

Also Published As

Publication number Publication date
KR20080009867A (ko) 2008-01-30

Similar Documents

Publication Publication Date Title
US10452111B2 (en) Enhanced re-hosting capability for legacy hardware and software
US8255095B2 (en) Modular avionics system of an aircraft
CN104731741B (zh) 热插拔的实现方法和系统
CN107832078B (zh) 基于dsp的fpga程序在线更新电路
US9298371B1 (en) System and method of reducing write cycles and increasing longevity of non-volatile memory in baseboard management controller (BMC)
US10019402B2 (en) Flexible NVME drive management solution via multiple processor and registers without multiple input/output expander chips
US10509750B2 (en) System and method for controlling multi-function pins in management controller stack
CN1936875A (zh) 热插拔控制系统及方法
KR20110023836A (ko) 컴퓨터 어셈블링 방법, 컴퓨터 및 제어기 보드
US9665526B2 (en) Implementing IO expansion cards
CN104881105A (zh) 电子装置
CN104156238A (zh) 一种提高vr芯片fw烧录效率的烧录方法
US20110035524A1 (en) Apparatus for Plugging into a Computation System, and Computation System
KR100848882B1 (ko) 원자력 발전소 안전 계통의 디지털 신호처리 장치 및 방법
CA2264683C (en) Universal operator station module for a distributed process control system
KR20150048811A (ko) 자동화된 선택적 전력 사이클링을 통한 컴퓨팅 서브시스템 하드웨어 복구
CN115718529A (zh) 一种基于龙芯cpu come模块加固计算机主板系统
CN112564924B (zh) 计算机扩展卡及区块链终端设备
CN101364197A (zh) 应用于计算机系统的外接式开机自测装置与其计算机系统
CN114004184A (zh) 一种改进的dc-scm装置
CN115905072A (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
EP0107263A2 (en) Man-machine interface
CN110795384B (zh) 一种高效识别文件与地址数据的微处理器
CN109582624A (zh) 一种可配置的多通道io直连型微处理器系统
WO2016127578A1 (zh) 处理器子卡、适配处理器子卡的电源板及系统板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160623

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 12