CN110660429B - 存储系统和存储控制装置 - Google Patents

存储系统和存储控制装置 Download PDF

Info

Publication number
CN110660429B
CN110660429B CN201810699164.6A CN201810699164A CN110660429B CN 110660429 B CN110660429 B CN 110660429B CN 201810699164 A CN201810699164 A CN 201810699164A CN 110660429 B CN110660429 B CN 110660429B
Authority
CN
China
Prior art keywords
clock
clock signal
storage
memory
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810699164.6A
Other languages
English (en)
Other versions
CN110660429A (zh
Inventor
吴聿旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810699164.6A priority Critical patent/CN110660429B/zh
Publication of CN110660429A publication Critical patent/CN110660429A/zh
Application granted granted Critical
Publication of CN110660429B publication Critical patent/CN110660429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076Timing circuits

Abstract

本申请提供一种存储系统和存储控制装置,该存储系统包括:第一时钟装置,用于生成第一时钟信号并将该第一时钟信号发送至第一存储控制装置和第二存储控制装置;第一存储控制装置,用于接收该第一时钟信号并将该第一时钟信号发送至存储装置;第二存储控制装置,用于接收该第一时钟信号并将该第一时钟信号发送至存储装置;存储装置,用于从该第一存储控制装置和第二存储控制装置接收该第一时钟信号;根据该第一时钟信号进行数据读写。以此避免因针失效引起的时钟信号无法正常传输信号导致的丢盘。

Description

存储系统和存储控制装置
技术领域
本申请涉及存储技术领域,更具体地,涉及存储系统和存储控制装置。
背景技术
为了保证存储设备的可靠性,存储设备会设置2个端口(port),该2个端口分别与2个控制器连接,该2个控制器独立解耦。如果存储设备的2个端口中的一个端口失效,对应的控制器就会将该存储设备标记为故障。这种现象可以称为丢盘。该存储设备的读写通道从2个变为1个。这样就会影响该存储设备的读写性能。
以使用SFF-8639接口的存储设备为例,该存储设备具有两个端口,分别为端口A(port A)和端口B(port B)。该存储设备可以通过端口A与控制器A相连,并通过端口B与控制器B相连。对应于端口B的时钟信号的针脚比对应于端口A的时钟信号的针脚短,而且排列更密集。因此,端口B的时钟信号对应的针脚容易发生失效(例如,容易发生氧化或者污染物粘连在多个针脚)从而导致时钟信号无法正常传输。存储设备中数据的读写是依赖于时钟信号的。以写数据为例,控制器B可以发送一个时钟周期的写操作命令,再发送五个时钟周期的写地址,然后将需要写入该存储设备的数据发送至该存储设备。该存储设备根据该时钟信号确定时钟周期。一旦端口B的时钟信号无法正常传输,该存储设备就无法根据时钟信号进行数据读写。因此,如果端口B的时钟信号无法正常传输,控制器B就会将该存储设备标记为故障。这样,该存储设备的读写通道就从双通道变为了单通道,从而严重影响该存储设备的读写性能。
因此,如何避免因针脚失效引起的时钟信号无法正常传输导致的丢盘。
发明内容
本申请提供一种存储系统和存储控制装置,能够避免因针脚失效导致的时钟信号无法正常传输导致的丢盘。
第一方面,本申请提供一种存储系统,该存储系统包括:第一时钟装置、第一存储控制装置、第二存储控制装置,和存储装置,其中该第一时钟装置与该第一存储控制装置相连,该第一时钟装置与该第二存储控制装置相连,该第一存储控制装置与该存储装置相连,该第二存储控制装置与该存储装置相连;该第一时钟装置,用于生成第一时钟信号并将该第一时钟信号发送至该第一存储控制装置和该第二存储控制装置;该第一存储控制装置,用于接收该第一时钟信号并将该第一时钟信号发送至该存储装置;该第二存储控制装置,用于接收该第一时钟信号并将该第一时钟信号发送至该存储装置;该存储装置,用于从该第一存储控制装置和该第二存储控制装置接收该第一时钟信号;该存储装置,还用与根据该第一时钟信号进行数据读写。上述技术方案能够避免因针脚失效引起的时钟信号无法正常传输所导致的丢盘问题。
在一种可能的实现方式中,该存储系统,还包括:第二时钟装置,其中该第二时钟装置与该第一存储控制装置相连,该第二时钟装置与该第二存储控制装置相连;该第二时钟装置,用于生成第二时钟信号,并将该第二时钟信号发送至该第一存储控制装置和该第二存储控制装置;该第一存储控制装置,还用于接收该第二时钟信号并将该第二时钟信号发送至该存储装置;该第二存储控制装置,还用于接收该第二时钟信号并将该第二时钟信号发送至该存储装置;该存储装置,用于从该第一存储控制装置和该第二存储控制装置接收该第二时钟信号;该存储装置,还用与根据该第二时钟信号进行数据读写。上述技术方案能够保证在一个时钟装置发生故障或者用于传输时钟信号的总线和/或端口发生故障的情况下,存储装置仍然能够获取到时钟信号。
在另一种可能的实现方式中,该第二时钟装置与该第一时钟装置相连;该第一时钟装置,还用于将生成的该第一时钟信号发送至该第二时钟装置;该第二时钟装置,还用于将接收到的该第一时钟信号转发至该第一存储控制装置和该第二存储控制装置;该第二时钟装置,还用于将生成的该第二时钟信号发送至该第一时钟装置;该第一时钟装置,还用于将接收到的该第二时钟信号转发至该第一存储控制装置和该第二存储控制装置。基于上述技术方案,若第二存储控制装置无法直接从第二时钟装置接收该第二时钟信号,则第二存储控制装置仍然可以接收到由第一时钟装置转发的第二时钟信号。
在另一种可能的实现方式中,在第一方面的第三种可能的实现方式中,该第一时钟装置包括第一端口和第二端口,该第二时钟装置包括第三端口和第四端口,其中该第一端口与该第三端口相连,该第二端口与该第四端口相连,该第一时钟装置,具体用于通过该第一端口或该第二端口将该第一时钟信号发送至该第二时钟装置;该第二时钟装置,具体用于通过该第三端口或该第四端口将该第二时钟信号发送至该第一时钟装置。这样,即使第一端口、第三端口或用于连接第一端口和第三端口的总线发生故障,第一时钟装置也可以通过第二端口将第一时钟信号发送至第二时钟装置。第二时钟装置也能够通过第四端口接收到该第一时钟信号。类似的,即使第二端口、第四端口或用于连接第二端口和第四端口的总线发生故障,第一时钟装置也可以通过第一端口将第一时钟信号发送至第二时钟装置。第二时钟装置也可以通过第三端口接收到该第一时钟信号。相应的,即使第一端口、第三端口或用于连接第一端口和第三端口的总线发生故障,第二时钟装置也可以通过第四端口将第二时钟信号发送至第一时钟装置。第一时钟装置也能够通过第二端口接收到该第一时钟信号。类似的,即使第二端口、第四端口或用于连接第二端口和第四端口的总线发生故障,第二时钟装置也可以通过第三端口将第二时钟信号发送至第一时钟装置。第一时钟装置也可以通过第一端口接收到该第二时钟信号。
在另一种可能的实现方式中,该第一存储控制装置,还用于在确定时钟信号源从该第一时钟装置切换至该第二时钟装置的情况下,对该第二时钟信号进行相位锁止和多周期缓慢移相;该第二存储控制装置,还用于在确定时钟信号源从该第一时钟装置切换至该第二时钟装置的情况下,对该第二时钟信号进行相位锁止和多周期缓慢移相。这样有助于保证时钟在任意时刻的总体抖动的一致性,提升时钟信号源切换的可靠性。
在另一种可能的实现方式中,该存储装置,还用于在确定该时钟信号源从该第一时钟装置切换至该第二时钟装置的情况下,对该第二时钟信号进行相位锁止和多周期缓慢移相。这样有助于保证时钟在任意时刻的总体抖动的一致性,提升时钟信号源切换的可靠性。
在另一种可能的实现方式中,该第二时钟装置,还用于在确定该时钟信号源从该第一时钟装置切换至该第二时钟装置的情况下,对该第二时钟信号进行相位锁止和多周期缓慢移相。这样有助于保证时钟在任意时刻的总体抖动的一致性,提升时钟信号源切换的可靠性。
在另一种可能的实现方式中,该存储装置,还用于在无法从该第一存储控制装置接收到时钟信号的情况下,向该第一存储控制装置发送第一告警信息,该第一告警信息用于指示该存储装置无法从该第一存储控制装置接收该时钟信号;该存储装置,还用于在无法从该第二存储控制装置接收到该时钟信号的情况下,向该第二存储控制装置发送第二告警信息,该第二告警信息用于指示该存储装置无法从该第二存储控制装置接收该时钟信号。这样可以及时告知用户该存储装置的端口发生故障。
第二方面,本申请提供一种存储控制装置,该存储控制装置包括第一端口、第二端口和开关单元,该第一端口用于连接存储系统中的第一时钟装置;该第二端口用于连接该存储系统中的第二时钟装置;该开关单元,用于控制通过该第一端口接收来自于该第一时钟装置的时钟信号或通过该第二端口接收来自于该第二时钟装置的时钟信号。上述存储控制装置能够从不同的时钟装置获取到时钟信号。这样,在无法从一个时钟装置获取时钟信号的情况下,可以从另一时钟装置获取时钟信号。
在一种可能的实现方式中,该存储控制装置,还包括处理单元,该处理单元用于在确定该时钟信号源从该第一时钟装置切换至该第二时钟装置的情况下,对接收到的时钟信号进行相位锁止和多周期缓慢移相。这样有助于保证时钟在任意时刻的总体抖动的一致性,提升时钟信号源切换的可靠性。
附图说明
图1是本发明实施例提供的一种存储系统的示意性结构框图。
图2是本发明实施例提供的另一存储系统的示意性结构框图。
图3是本发明实施例提供的另一存储系统的示意性结构框图。
图4是本发明实施例提供的另一存储系统的示意性结构框图。
图5是本发明实施例提供的一种第一时钟装置和第二时钟装置的连接示意图。
具体实施方式
下面将结合附图,对本发明中的技术方案进行描述。为了帮助本领域技术人员更好地理解本发明的技术方案,首先对本申请中涉及的一些概念进行介绍。
本发明实施例中所称的存储系统可以是内置存储系统也可以是外挂存储系统。内置存储系统,也可以称为内置存储,内部存储等。内置存储系统是计算机设备内部的存储系统。计算机设备可以直接访问内置存储系统,读取内置存储系统中保存的数据,或者将数据写入内置存储系统。外挂存储系统,也可以称为外挂存储、外置存储等。计算机设备可以通过有线或无线的方式与外挂存储系统连接,以读取外挂存储系统中保存的数据,或者将数据写入外挂存储系统。
本发明实施例中所称的计算机设备是指具有内置存储系统或能够访问外挂存储系统的设备,例如,台式计算机、笔记本电脑、手机、平板电脑、服务器等。
本发明实施例中所称的时钟装置(例如第一时钟装置、第二时钟装置)也可以称为时钟板、时钟源、时钟电路等。时钟装置可以生成时钟信号,存储系统中的存储装置可以根据时钟装置生成的时钟信号进行数据读写。存储系统中的存储控制装置也可以根据该时钟信号生成操作指令。
本发明实施例中所称的存储控制装置(例如第一存储控制装置、第二存储控制装置)也可以称为存储控制器、存储控制电路、存储控制芯片等。存储控制装置可以对存储系统中的存储装置进行控制。例如,存储控制装置可以生成读操作命令、写操作命令等,并将生成的操作命令发送至存储装置。存储装置可以根据接收到的操作命令对保存的数据进行相应的操作。存储控制装置还负责将时钟装置生成的时钟信号发送至存储装置,以便于存储装置可以根据该时钟信号进行数据读写。
本发明实施例中所称的存储装置也可以称为存储设备,例如固态硬盘(solidstate drive,SSD)。本发明实施例中所称的存储装置包括两个端口。例如,本发明实施例中所称的存储装置可以是具有SFF-8639接口的存储设备。SFF-8639接口也可以称为U.2接口。存储装置的两个端口可以分别与两个控制器连接。两个端口中的每个端口可以包括多个针脚,不同针脚的功能可以不同。例如,一些针脚用于接收对应的控制器发送的时钟信号,另一些引脚用于接收控制器发送的控制信号。两个控制器可以分别对存储装置进行控制以完成数据的读写操作。
本发明实施例中所称的总线是能够连接两个装置并在两个装置之间传输信号的公共通路的总称。总线用于连接两个装置的端口,以使得信号在两个装置之间传输。发送端生成的信号通过发送端的端口经由总线发送至接收端,接收端通过接收端的端口接收发送端发送的信号。端口可以实现信号的收发功能。更进一步地,端口中用于实现发送功能的器件也可以称为发送端口、输出端口等。端口中用于实现接收功能的器件也可以称为接收端口、输入端口等。
图1是根据本发明实施例提供的一种存储系统的示意性结构框图。如图1所示,系统100包括:第一时钟装置110、第一存储控制装置120、第二存储控制装置130和存储装置140。如图1所示,第一时钟装置110与第一存储控制装置120相连,第一时钟装置110与第二存储控制装置130相连,第一存储控制装置120与存储装置140相连,第二存储控制装置130与存储装置140相连。
第一时钟装置110,用于生成第一时钟信号,并将第一时钟信号发送至第一存储控制装置120和第二存储控制130。第一时钟装置110产生的第一时钟信号能够保证存储装置140的基础时钟相位抖动需求。
第一存储控制装置120,用于接收该第一时钟信号并将该第一时钟信号发送至存储装置140。
第二存储控制装置130,用于接收该第一时钟信号并将该第一时钟信号发送至存储装置140。
存储装置140,用于从第一存储控制装置120和存储控制装置130接收该第一时钟信号。
存储装置140,还用于根据该第一时钟信号进行读写。
第一存储控制装置120、第二存储控制装置130以及存储装置140的连接方式与现有技术中的连接方式相同。具体地,存储装置140的两个端口(图中未示出),端口A和端口B,分别与第一存储控制装置120和第二存储控制装置130相连。更具体地,存储装置140的端口A可以用于连接至第一存储控制装置120。存储装置140的端口B可以用于与第二存储控制装置130相连。第一存储控制装置120可以通过第一存储控制装置120的输出端口(图中未示出)将该第一时钟信号发送至存储装置140的端口A。第二存储控制装置130可以通过第二存储控制装置130的输出端口(图中未示出)将该第一时钟信号发送至存储装置140的端口B。换句话说,存储装置140可以通过端口A和端口B分别获取第一存储控制装置120发送的第一时钟信号以及第二存储控制装置130发送的第一时钟信号。存储装置140可以利用该第一时钟信号进行数据的读写。更具体地,存储装置140可以通过端口A的用于获取时钟信号的针脚(以下简称时钟针脚)接收该第一时钟信号。同时,存储装置140可以通过端口B的时钟针脚接收该第一时钟信号。
基于图1所示的系统,存储装置140可以分别从不同的端口获取该相同的时钟信号并给予该时钟信号进行数据读写。在此情况下,如果存储装置140的两个端口中的一个的时钟针脚失效,存储装置140依然可以通过未失效的针脚接收该第一时钟信号。换句话说,即使存储装置140的一个端口中的时钟针脚失效,存储装置140依然可以通过另一个端口的时钟针脚获取时钟信号,从而可以保证存储装置140可以正常进行数据的读写。
图1所示的系统中存储装置接收到的时钟信号可以提供冗余保障。因此,可以实现存储装置级的时钟切换。也就是说,若存储装置的一个用于接收时钟信号的针脚发生故障,该存储装置可以使用另一个用于接收时钟信号的针脚接收到的时钟信号进行数据读写。因此,系统的可靠性得到了提升。
进一步地,存储装置140还可以在在无法从第一存储控制装置120接收到时钟信号的情况下,向第一存储控制装置120发送第一告警信息,该第一告警信息用于指示存储装置140无法从第一存储控制装置120接收该时钟信号;存储装置140还可以在无法从第二存储控制装置130接收到该时钟信号的情况下,向第二存储控制装置130发送第二告警信息,该第二告警信息用于指示存储装置140无法从第二存储控制装置130接收该时钟信号。存储控制装置在接收到告警信息后,可以提示用户存储装置发生故障。
图2是根据本发明实施例提供的另一存储系统的示意性结构框图。如图2所示,存储系统200包括:第一时钟装置210、第二时钟装置220、第一存储控制装置230、第二存储控制装置240和存储装置250。如图2所示,第一时钟装置210与第一存储控制装置230相连,第一时钟装置210与第二存储控制装置240相连,第一存储控制装置230与存储装置250相连,第二存储控制装置240与存储装置250相连,第二时钟装置220与第一存储控制装置230相连,第二时钟装置与第二存储控制装置240相连。
在如图2所示的系统200中,第一时钟装置210与第二时钟装置220中的一个作为时钟信号源为存储装置250提供时钟信号。假设第一时钟装置210先作为时钟信号源向存储装置提供信号。在此情况下,第一时钟装置210可以生成第一时钟信号并将第一时钟信号发送至第一存储控制装置230和第二存储控制装置240。第一存储控制装置230接收该第一时钟信号并将该第一时钟信号发送至存储装置250。第二存储控制装置240接收该第一时钟信号并将该第一时钟信号发送至存储装置250。
在一些情况下,该第一时钟装置210可能无法继续作为时钟信号源为存储装置250提供时钟信号。例如,第一时钟装置210发生故障,无法继续提供该第一时钟信号。又如,第一时钟装置210与第一存储控制装置230之间用于传输该第一时钟信号的总线和/或端口发生故障,导致第一存储控制装置230无法接收该第一时钟信号。又如,第一时钟装置210与第二存储控制装置240之间用于传输该第一时钟信号的总线和/或端口发生故障,导致第二存储控制装置240无法接收该第一时钟信号。在确定该第一时钟装置210无法作为时钟信号源为存储装置250提供时钟信号的情况下,可以将时钟信号源从该第一时钟装置210切换到第二时钟装置220。
可选地,在一些实施例中,即使该第一时钟装置210依然能够为存储装置250提供时钟信号,但是也可以确定将时钟信号源从第一时钟装置210切换到第二时钟装置220。例如,可以预先设定两个时钟装置的工作时间段。在第一时间段由第一时钟装置为存储装置250提供时钟信号,在第二时间段由第二时钟装置220为存储装置250提供时钟信号。
可选地,在一些实施例中,第二时钟装置220在确定时钟信号源从第一时钟装置210切换到第二时钟装置220的情况下,生成第二时钟信号并将该第二时钟信号发送至第一存储控制装置230和第二存储控制装置240。第一存储控制230接收该第二时钟信号并将该第二时钟信号发送至存储装置250。第二存储控制装置240接收该第二时钟信号并将该第二时钟信号发送至存储装置250。存储装置250根据接收到的时钟信号对数据进行读写。具体地,若存储装置250接收到该第一时钟信号,则存储装置根据该第一时钟信号进行数据读写;若存储装置250接收到该第二时钟信号,则存储装置250根据该第二时钟信号进行数据读写。
可选地,在一些实施例中,第一存储控制装置230或第二存储控制装置240可以确定时钟信号源从第一时钟装置210切换到第二时钟装置220。具体地,若第一存储控制装置230无法接收到来自于第一时钟装置210的第一时钟信号,则第一存储控制装置230可以确定将时钟信号源从第一时钟装置210切换到第二时钟装置220。第一存储控制装置230在确定时钟信号源从第一时钟装置210切换到第二时钟装置220的情况下,可以向第二时钟装置220发送切换指示消息,该切换指示消息用于指示时钟信号源从第一时钟装置210切换到第二时钟装置220。第二时钟装置220在接收到该指示消息的情况下,确定时钟信号源从第一时钟装置210切换到第二时钟装置220,并生成该第二时钟信号。类似地,若第二存储控制装置240无法接收到来自于第一时钟装置210的第一时钟信号,则第二存储控制装置240可以确定将时钟信号源从第一时钟装置210切换到第二时钟装置220。第二存储控制装置240在确定时钟信号源从第一时钟装置210切换到第二时钟装置220的情况下,可以向第二时钟装置220发送切换指示消息,该切换指示消息用于指示时钟信号源从第一时钟装置210切换到第二时钟装置220。第二时钟装置220在接收到该指示消息的情况下,确定时钟信号源从第一时钟装置210切换到第二时钟装置220,并生成该第二时钟信号。
可选地,在另一些实施例中,第二时钟装置220可以仅在确定时钟信号源从第一时钟装置210切换到第二时钟装置220的情况下,才开始生成该第二时钟信号。换句话说,若没有确定时钟信号源发生切换,则该第二时钟装置220可以不生成时钟信号。在此情况下,在某一时刻,第一控制装置230和第二时钟控制装置240只能接收到来自于一个时钟装置的时钟信号。具体地,若时钟信号源未发生切换,则第一控制装置230和第二控制装置240可以接收来自于第一时钟装置210的第一时钟信号。若第一控制装置230和/或第二控制装置240无法接收到该第一时钟信号,则时钟信号源从第一时钟装置210切换到第二时钟装置220。在此情况下,第一控制装置和第二控制装置240接收来自于第二时钟装置220的第二时钟信号。
可选地,在一些实施例中,第一时钟装置210与第二时钟装置220可以同时生成各自的时钟信号,第一存储控制装置230和第二存储控制装置240从两个时钟装置(即第一时钟装置210和第二时钟装置220)中的一个接收时钟信号。换句话说,若第一时钟装置210不发生无法生成时钟信号的故障,则第一时钟装置210一直生成该第一时钟信号;若第二时钟装置220不发生无法生成时钟信号的故障,则第二时钟装置220一直生成第二时钟信号。第一存储控制装置230和第二存储控制装置240选择两个时钟装置中的一个接收时钟信号。换句话说,第一存储控制装置230和第二存储控制装置240选择的时钟装置是相同的。例如,第一存储控制装置230和第二存储控制装置240可以先选择从第一时钟装置210接收第一时钟信号。然后第一存储控制装置230和第二存储控制装置240确定时钟信号源从第一时钟装置切换到第二时钟装置。在此情况下,第一存储控制装置230和第二存储控制装置240从第二时钟装置220接收第二时钟信号。如何确定将时钟信号源从第一时钟装置切换到第二时钟装置可以参见以上描述,在此就不再赘述。换句话说,在某一时刻,第一存储控制装置230和第二存储控制装置240可以主动选择接收时钟信号的时钟信号源。
基于图2所示的系统,存储装置250可以分别从不同的端口获取该相同的时钟信号并给予该时钟信号进行数据读写。在此情况下,如果存储装置140的两个端口中的一个的时钟针脚失效,存储装置250依然可以通过未失效的针脚接收该时钟信号。换句话说,即使存储装置250的一个端口中的时钟针脚失效,存储装置250依然可以通过另一个端口的时钟针脚获取时钟信号,从而可以保证存储装置250可以正常进行数据的读写。进一步地,若第一存储控制装置230和/或第二存储控制装置240无法获取来自于第一时钟装置210的第一时钟信号,第一存储控制装置230和第二存储控制装置240依然可以从第二时钟装置220获取第二时钟信号,并将获取到的时钟信号发送至存储装置250。这样可以保证在一个时钟装置发生故障或者用于传输时钟信号的总线和/或端口发生故障的情况下,存储装置250仍然能够获取到时钟信号。
图2所示的系统中存储装置接收到的时钟信号可以提供冗余保障。因此,可以实现存储装置级的时钟切换。也就是说,若存储装置的一个用于接收时钟信号的针脚发生故障,该存储装置可以使用另一个用于接收时钟信号的针脚接收到的时钟信号进行数据读写。因此,系统的可靠性得到了提升。
此外,图2所示的系统提供了冗余的时钟信号源。因此,图2所示的系统还可以实现时钟信号源级的时钟切换。也就是说,若一个提供时钟信号的时钟信号源发生故障,系统可以将时钟信号源切换到另一个时钟装置。因此,系统的可靠性得到了进一步提升。
传统存储系统中由于没有统一分发的时钟装置,两个存储控制装置需要各自独立更换,因此设计中存储控制装置的自身时钟只提供给自身控制器所需。而在图2所示系统中,有统一时钟装置提供时钟源,两个存储控制装置之间的时钟是耦合的。同时由于有统一的冗余时钟装置,独立于存储控制装置存在,因此存储控制装置依然可以保证独立在线更换。
可选地,在一些实施例中,第二时钟装置220还可以在时钟信号源从第一时钟装置210切换至第二时钟装置220的情况下,及对该第二时钟信号进行相位锁止和多周期缓慢移相。更具体地,第二时钟装置220可以包括时钟信号生成单元和处理单元。该处理单元可以实现在时钟信号源从第一时钟装置210切换至第二时钟装置220的情况下,及对该第二时钟信号进行相位锁止和多周期缓慢移相这一功能。时钟源用于生成该第二时钟信号。处理单元可以由处理器实现,该处理器可以是数字信号处理器(digital signal processor,DSP)。这样有助于保证时钟在任意时刻的总体抖动的一致性,提升时钟信号源切换的可靠性。
具体地,当时钟信号从该第一时钟信号切换到该第二时钟信号时,该第一时钟信号与该第二时钟信号的相位可能不同。时钟信号相位发生变化会对数据的读写产生影响。因此,为了提升时钟信号源切换的可靠性,需要将相位进行锁定(即相位锁止)并且需要将第二时钟信号的相位调整到与第一时钟信号的相位相同。将第二时钟信号的相位调整到与第一时钟信号相位一致的过程称为移相。为了保证时钟在任意时刻的总体抖动的一致性,相位的移动是通过多周期缓慢实现的。换句话说,可以利用多个时钟周期调整该第二信号的相位,每个周期仅对第二时钟信号的相位进行部分调整。
可选地,在一些实施例中,第一存储控制装置230还可以在确定时钟信号源从第一时钟装置210切换至第二时钟装置220的情况下,对该第二时钟信号进行相位锁止和多周期缓慢移相;第二存储控制装置230还可以在确定时钟信号源从第一时钟装置210切换至该第二时钟装置220的情况下,对该第二时钟信号进行相位锁止和多周期缓慢移相。更具体地,第一存储控制装置230可以包括处理单元。该处理单元可以实现在时钟信号源从第一时钟装置210切换至第二时钟装置220的情况下,及对该第二时钟信号进行相位锁止和多周期缓慢移相这一功能。时钟源用于生成该第二时钟信号。处理单元可以由处理器实现,该处理器可以是数字信号处理器(digital signal processor,DSP)。第二存储控制装置240可以包括处理单元。该处理单元可以实现在时钟信号源从第一时钟装置210切换至第二时钟装置220的情况下,及对该第二时钟信号进行相位锁止和多周期缓慢移相这一功能。时钟源用于生成该第二时钟信号。处理单元可以由处理器实现,该处理器可以是数字信号处理器(digital signal processor,DSP)。这样有助于保证时钟在任意时刻的总体抖动的一致性,提升时钟信号源切换的可靠性。
可选地,在一些实施例中,存储装置250还可以在确定时钟信号源从第一时钟装置210切换至第二时钟装置220的情况下,对该第二时钟信号进行相位锁止和多周期缓慢移相。更具体地,存储装置250可以包括处理单元。该处理单元可以实现在时钟信号源从第一时钟装置210切换至第二时钟装置220的情况下,及对该第二时钟信号进行相位锁止和多周期缓慢移相这一功能。时钟源用于生成该第二时钟信号。处理单元可以由处理器实现,该处理器可以是数字信号处理器(digital signal processor,DSP)。这样有助于保证时钟在任意时刻的总体抖动的一致性,提升时钟信号源切换的可靠性。
可选地,在一些实施例中,存储装置250还可以向第一存储控制装置230发送告警信息,向第二存储控制装置240发送告警信息。具体发送告警信息的方式和告警信息的内容可以参照图1所示的实施例,在此就不必赘述。
图3是根据本发明实施例提供的另一存储系统的示意性结构框图。如图3所示,存储系统300包括:第一时钟装置310、第二时钟装置320、第一存储控制装置330、第二存储控制装置340和存储装置350。如图3所示,第一时钟装置310与第一存储控制装置330相连,第一时钟装置310与第二存储控制装置340相连,第一存储控制装置330与存储装置350相连,第二存储控制装置340与存储装置350相连,第二时钟装置320与第一存储控制装置330相连,第二时钟装置与第二存储控制装置340相连。
图3中的存储系统300与图2所示的存储系统200的不同之处在于,存储系统300第一时钟装置310与第二时钟装置320能够互相发送各自生成的时钟信号。第一时钟装置310能够实现第一时钟装置210的全部功能。第二时钟装置320能够实现第二时钟装置220的全部功能。第一存储控制装置330能够实现第一存储控制装置230的全部功能。第二存储控制装置340能够实现第二存储控制装置240的全部功能。存储装置350能够实现存储装置250的全部功能。因此,在描述图3所示的存储系统300时,就不再对于存储系统200相同的功能进行描述。这里只描述存储系统300能够额外实现的功能。
第一时钟装置310可以将生成的该第一时钟信号发送至第二时钟装置320。
第二时钟装置320可以将该第一时钟信号发送至第一存储控制装置330和第二存储控制装置340。
第二时钟装置320还可以将生成的该第二时钟信号发送至第一时钟装置310。
第一时钟装置310可以将接收到的该第二时钟信号发送至该第一存储控制装置330和该第二存储控制装置340。
可选地,在一些实施例中,第一存储控制装置330接收到的第一时钟信号可以是第一时钟装置310直接发送至第一存储控制装置的。可选地,在另一些实施例中,第一存储控制装置330接收到的第一时钟信号可以是由第二时钟装置320转发的。这样,若第一存储控制装置330无法直接从第一时钟装置310接收该第一时钟信号,则第一存储控制装置330仍然可以接收到由第二时钟装置320转发的第一时钟信号。换句话说,若第一时钟装置310和第一存储控制装置330之间用于传输该第一时钟信号的总线和/或端口发生故障,第一存储控制装置330仍然可以从第二时钟装置320处获取该第一时钟信号。
可选地,在一些实施例中,第二存储控制装置340接收到的第一时钟信号可以是第一时钟装置310直接发送至第一存储控制装置的。可选地,在另一些实施例中,第二存储控制装置340接收到的第一时钟信号可以是由第二时钟装置320转发的。这样,若第二存储控制装置340无法直接从第一时钟装置310接收该第一时钟信号,则第二存储控制装置340仍然可以接收到由第二时钟装置320转发的第一时钟信号。换句话说,若第一时钟装置310和第二存储控制装置340之间用于传输该第一时钟信号的总线和/或端口发生故障,第二存储控制装置340仍然可以从第二时钟装置320处获取该第一时钟信号。
可选地,在一些实施例中,第一存储控制装置330接收到的第二时钟信号可以是第二时钟装置320直接发送至第一存储控制装置的。可选地,在另一些实施例中,第一存储控制装置330接收到的第二时钟信号可以是由第一时钟装置310转发的。这样,若第一存储控制装置330无法直接从该第二时钟装置接收该第二时钟信号,则第一存储控制装置330仍然可以接收到由第一时钟装置310转发的第二时钟信号。换句话说,若第二时钟装置320和第一存储控制装置330之间用于传输该第二时钟信号的总线和/或端口发生故障,第一存储控制装置330仍然可以从第一时钟装置310处获取该第二时钟信号。
可选地,在一些实施例中,第二存储控制装置340接收到的第二时钟信号可以是第二时钟装置320直接发送至第二存储控制装置的。可选地,在另一些实施例中,第二存储控制装置340接收到的第二时钟信号可以是由第一时钟装置310转发的。这样,若第二存储控制装置340无法直接从第二时钟装置接收该第二时钟信号,则第二存储控制装置340仍然可以接收到由第一时钟装置310转发的第二时钟信号。换句话说,若第二时钟装置320和第二存储控制装置340之间用于传输该第二时钟信号的总线和/或端口发生故障,第二存储控制装置340仍然可以从第一时钟装置310处获取该第二时钟信号。
图3所示的系统中存储装置接收到的时钟信号可以提供冗余保障。因此,可以实现存储装置级的时钟切换。也就是说,若存储装置的一个用于接收时钟信号的针脚发生故障,该存储装置可以使用另一个用于接收时钟信号的针脚接收到的时钟信号进行数据读写。因此,系统的可靠性得到了提升。
此外,图3所示的系统提供了时钟信号源的冗余保障。因此,图3所示的系统还可以实现时钟信号源级的时钟切换。也就是说,若一个提供时钟信号的时钟信号源发生故障,系统可以将时钟信号源切换到另一个时钟装置。因此,系统的可靠性得到了进一步提升。
更进一步,图3所示的系统中存储控制装置获取到的时钟信号也可以提供冗余保障。因此,图3所示的系统还可以实现存储控制装置级的时钟切换。也就是说,若存储控制装置无法直接从第一时钟装置接收第一时钟信号,则该存储控制器可以接收由第二时钟装置转发的该第一时钟信号。若存储控制装置无法直接从第二时钟装置接收第二时钟信号,则该存储控制器可以接收由该第一时钟装置转发的第二时钟信号。因此,系统的可靠性得到了进一步提升。
图4是根据本发明实施例提供的另一存储系统的示意性结构框图。如图4所示,存储系统400包括:第一时钟装置410、第二时钟装置420、第一存储控制装置430、第二存储控制装置440和存储装置450。如图4所示,第一时钟装置410与第一存储控制装置430相连,第一时钟装置410与第二存储控制装置440相连,第一存储控制装置430与存储装置450相连,第二存储控制装置440与存储装置450相连,第二时钟装置420与第一存储控制装置430相连,第二时钟装置与第二存储控制装置440相连。
图3中的存储系统300与图4所示的存储系统400的不同之处在于,存储系统400的第一时钟装置410与第二时钟装置420之间包括两条用于发送各自生成的时钟信号的总线。第一时钟装置310能够实现第一时钟装置410的全部功能。第二时钟装置320能够实现第二时钟装置420的全部功能。第一存储控制装置330能够实现第一存储控制装置430的全部功能。第二存储控制装置340能够实现第二存储控制装置440的全部功能。存储装置350能够实现存储装置450的全部功能。因此,在描述图4所示的存储系统400时,就不再对于存储系统300相同的功能进行描述。这里只描述存储系统400能够额外实现的功能。
第一时钟装置410包括第一端口和第二端口,第二时钟装置420包括第三端口和第四端口,其中该第一端口与该第三端口相连,该第二端口与该第四端口相连,第一时钟装置410,具体用于通过该第一端口或该第二端口将该第一时钟信号发送至第二时钟装置420;第二时钟装置420,具体用于通过该第三端口或该第四端口将该第二时钟信号发送至第一时钟装置410。这样,即使第一端口、第三端口或用于连接第一端口和第三端口的总线发生故障,第一时钟装置410也可以通过第二端口将第一时钟信号发送至第二时钟装置420。第二时钟装置420也能够通过第四端口接收到该第一时钟信号。类似的,即使第二端口、第四端口或用于连接第二端口和第四端口的总线发生故障,第一时钟装置410也可以通过第一端口将第一时钟信号发送至第二时钟装置420。第二时钟装置420也可以通过第三端口接收到该第一时钟信号。相应的,即使第一端口、第三端口或用于连接第一端口和第三端口的总线发生故障,第二时钟装置420也可以通过第四端口将第二时钟信号发送至第一时钟装置410。第一时钟装置410也能够通过第二端口接收到该第一时钟信号。类似的,即使第二端口、第四端口或用于连接第二端口和第四端口的总线发生故障,第二时钟装置420也可以通过第三端口将第二时钟信号发送至第一时钟装置410。第一时钟装置410也可以通过第一端口接收到该第二时钟信号。
图4所示的系统可以实现存储装置级的时钟切换,还可以实现时钟信号源级的时钟切换和存储控制装置级的时钟切换。更进一步,图4所示的系统中的两个时钟装置之间也有冗余的路径可以传输时钟信号。若其中一条路径发生故障,则可以通过另一条路径传输时钟信号。因此,系统的可靠性得到了进一步提升。
更进一步,图1至图4系统中的各个装置(即第一时钟装置、第二时钟装置、第一存储控制装置、第二存储控制装置和存储装置)都能够支持热插拔。若一个装置发生故障,无需断电就可以直接更换发生故障的装置。
更进一步,图2至图4系统中的时钟装置和存储控制装置都是成对出现的。因此,若一个时钟装置发生故障或一个存储控制装置发生故障,仍然可以正常读写存储装置中保持的数据。
图5是如图4所示实施例的第一时钟装置和第二时钟装置的连接示意图。如图5所示,第一时钟装置410包括时钟源单元411和开关单元412,第二时钟装置420包括时钟单元421和开关单元422。如图4所示的开关单元412包括静触点413、静触点414和动触点415,开关单元422包括静触点423、静触点424和动触点425。静触点413与时钟单元421连接,时钟单元421生成的第二时钟信号可以传输至静触点413。静触点414与时钟单元411连接,时钟单元411生成的第一时钟信号可以传输至静触点414。静触点423与时钟单元421连接,时钟单元421生成的第二时钟信号可以传输至静触点423。静触点424与时钟单元411连接,时钟单元411生成的第一时钟信号可以传输至静触点424。
可以理解的是,图5使用静触点、动触点的方式描述开关单元只是为了更直观地体现时钟信号源的切换。本领域技术人员可知,在实际实现中,可以通过其他方式实现包括动触点和静触点的开关单元所执行的步骤。例如,可以通过软件方式选择时钟信号源。又如,可以通过逻辑控制电路的方式选择时钟信号源。本发明实施例对开关单元如何实现并不做具体限定。
若由第一时钟装置410提供时钟信号源,则开关单元412中的动触点415与静触点414连接,开关单元422中的动触点425与静触点424连接。这样,第一时钟装置410和第二时钟装置412输出的时钟信号都是由时钟单元411生成的第一时钟信号。
若由第二时钟装置420提供时钟信号源,则开关单元412中的动触点415与静触点413连接,开关单元422中的动触点425与静触点423连接。这样,第一时钟装置410和第二时钟装置412输出的时钟信号都是由时钟单元421生成的第二时钟信号。
由此可见,开关单元412与开关单元422是互逆联动切换的。换句话说,若开关412切换到左侧(即动触点415与静触点413相连),则开关422必然切换到右侧(即动触点425与静触点423相连);若开关412切换到右侧(即动触点415与静触点414相连),则开关422必然切换到左侧(即动触点425与静触点424相连)。
此外,第一时钟装置410还包括处理单元(图中未示出),用于在时钟源信号发生切换的情况下,进行相位锁止和多周期缓慢移相。例如,在时钟信号源从时钟单元411切换到时钟单元421的情况下,该处理单元用于对由时钟单元421生成的第二时钟信号进行相位锁止和多周期缓慢移相。又如,在时钟信号源从时钟单元421切换到时钟单元411的情况下,该处理单元用于对由时钟单元411生成的第一时钟信号进行相位锁止和多周期缓慢移相。
类似地,第二时钟装置420还包括处理单元(图中未示出),用于在时钟源信号发生切换的情况下,进行相位锁止和多周期缓慢移相。例如,在时钟信号源从时钟单元411切换到时钟单元421的情况下,该处理单元用于对由时钟单元421生成的第二时钟信号进行相位锁止和多周期缓慢移相。又如,在时钟信号源从时钟单元421切换到时钟单元411的情况下,该处理单元用于对由时钟单元411生成的第一时钟信号进行相位锁止和多周期缓慢移相。
可以理解的是,本发明实施例中的“第一”和“第二”仅是为了更方便地描述本申请的技术方案,而并非是限定。例如,假设一个存储系统中包括时钟装置A和时钟装置B,则在一些情况下时钟装置A可以是上述实施例中的第一时钟装置且时钟装置B是上述实施例中的第二时钟装置,在另一些情况下,时钟装置A可以是上述实施例中的第二时钟装置且时钟装置B是上述实施例中的第一时钟装置。
本发明实施例中的存储控制装置也可以称为存储控制器。该存储控制装置包括用于连接第一时钟装置的第一端口和用于连接第二时钟装置的第二端口。该存储控制装置还包括开关单元,该开关单元用于控制通过该第一端口接收来自于该第一时钟装置的时钟信号或通过该第二端口接收来自于该第二时钟装置的时钟信号。该存储控制装置还包括处理单元,该处理单元可以用于在确定时钟信号源从该第一时钟装置切换至该第二时钟装置的情况下,进行相位锁止和多周期缓慢移相。该处理单元还可以用于对存储装置的控制。该存储控制装置还可以包括用于与存储装置连接的接口。
可以理解的是,本发明实施例中所称的时钟信号源从第一时钟装置切换至第二时钟装置是指最终发送至存储装置的时钟信号从由第一时钟装置生成的第一时钟信号变为由第二时钟装置生成的第二时钟信号。存储控制装置接收的同一时钟信号的来源发生变化(例如从直接接收第一时钟装置发送的第一时钟信号变为接收由第二时钟装置转发的该第一时钟信号)不属于本发明实施例中所称的时钟信号源切换。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
上述实施例,可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载或执行所述计算机程序指令时,全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质。半导体介质可以是固态硬盘(solid state drive,SSD)。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种存储系统,其特征在于,所述存储系统包括:第一时钟装置、第一存储控制装置、第二存储控制装置,和存储装置,其中所述第一时钟装置与所述第一存储控制装置相连,所述第一时钟装置与所述第二存储控制装置相连,所述第一存储控制装置与所述存储装置相连,所述第二存储控制装置与所述存储装置相连;
所述第一时钟装置,用于生成第一时钟信号并将所述第一时钟信号发送至所述第一存储控制装置和所述第二存储控制装置;
所述第一存储控制装置,用于接收所述第一时钟信号并将所述第一时钟信号发送至所述存储装置;
所述第二存储控制装置,用于接收所述第一时钟信号并将所述第一时钟信号发送至所述存储装置;
所述存储装置,用于从所述第一存储控制装置和所述第二存储控制装置接收所述第一时钟信号;以及,根据所述第一时钟信号进行数据读写;
所述存储装置,具体用于当从所述第一存储控制装置无法接收到所述第一时钟信号的时候,根据从所述第二存储控制装置接收到的所述第一时钟信号进行数据读写。
2.如权利要求1所述的存储系统,其特征在于,所述存储系统,还包括:第二时钟装置,其中所述第二时钟装置与所述第一存储控制装置相连,所述第二时钟装置与所述第二存储控制装置相连;
所述第二时钟装置,用于生成第二时钟信号,并将所述第二时钟信号发送至所述第一存储控制装置和所述第二存储控制装置;
所述第一存储控制装置,还用于在无法接收到所述第一时钟信号时接收所述第二时钟信号并将所述第二时钟信号发送至所述存储装置;
所述第二存储控制装置,还用于在无法接收到所述第一时钟信号时接收所述第二时钟信号并将所述第二时钟信号发送至所述存储装置;
所述存储装置,用于从所述第一存储控制装置和所述第二存储控制装置接收所述第二时钟信号;根据所述第二时钟信号进行数据读写。
3.如权利要求2所述的存储系统,其特征在于,所述第二时钟装置与所述第一时钟装置相连;
所述第一时钟装置,还用于将生成的所述第一时钟信号发送至所述第二时钟装置;
所述第二时钟装置,还用于将接收到的所述第一时钟信号转发至所述第一存储控制装置和所述第二存储控制装置;将生成的所述第二时钟信号发送至所述第一时钟装置;
所述第一时钟装置,还用于将接收到的所述第二时钟信号转发至所述第一存储控制装置和所述第二存储控制装置。
4.如权利要求3所述的存储系统,其特征在于,所述第一时钟装置包括第一端口和第二端口,所述第二时钟装置包括第三端口和第四端口,其中所述第一端口与所述第三端口相连,所述第二端口与所述第四端口相连,
所述第一时钟装置,还用于通过所述第一端口或所述第二端口将所述第一时钟信号发送至所述第二时钟装置;
所述第二时钟装置,还用于通过所述第三端口或所述第四端口将所述第二时钟信号发送至所述第一时钟装置。
5.如权利要求3或4所述的存储系统,其特征在于,
所述第一存储控制装置,还用于在确定时钟信号源从所述第一时钟装置切换至所述第二时钟装置的情况下,对所述第二时钟信号进行相位锁止和多周期缓慢移相;
所述第二存储控制装置,还用于在确定时钟信号源从所述第一时钟装置切换至所述第二时钟装置的情况下,对所述第二时钟信号进行相位锁止和多周期缓慢移相。
6.如权利要求5所述的存储系统,其特征在于,
所述存储装置,还用于在确定所述时钟信号源从所述第一时钟装置切换至所述第二时钟装置的情况下,对所述第二时钟信号进行相位锁止和多周期缓慢移相。
7.如权利要求5所述的存储系统,其特征在于,
所述第二时钟装置,还用于在确定所述时钟信号源从所述第一时钟装置切换至所述第二时钟装置的情况下,对所述第二时钟信号进行相位锁止和多周期缓慢移相。
8.如权利要求1至4中任一项所述的存储系统,其特征在于,
所述存储装置,还用于在无法从所述第一存储控制装置接收到时钟信号的情况下,向所述第一存储控制装置发送第一告警信息,所述第一告警信息用于指示所述存储装置无法从所述第一存储控制装置接收所述时钟信号;
所述存储装置,还用于在无法从所述第二存储控制装置接收到所述时钟信号的情况下,向所述第二存储控制装置发送第二告警信息,所述第二告警信息用于指示所述存储装置无法从所述第二存储控制装置接收所述时钟信号。
CN201810699164.6A 2018-06-29 2018-06-29 存储系统和存储控制装置 Active CN110660429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810699164.6A CN110660429B (zh) 2018-06-29 2018-06-29 存储系统和存储控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810699164.6A CN110660429B (zh) 2018-06-29 2018-06-29 存储系统和存储控制装置

Publications (2)

Publication Number Publication Date
CN110660429A CN110660429A (zh) 2020-01-07
CN110660429B true CN110660429B (zh) 2021-09-14

Family

ID=69026751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810699164.6A Active CN110660429B (zh) 2018-06-29 2018-06-29 存储系统和存储控制装置

Country Status (1)

Country Link
CN (1) CN110660429B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162959A (zh) * 2007-10-19 2008-04-16 中兴通讯股份有限公司 时钟主备相位差异自动测量及补偿方法
CN103577110A (zh) * 2012-07-19 2014-02-12 国民技术股份有限公司 片上系统及片上系统的读写方法
CN106547719A (zh) * 2016-09-26 2017-03-29 中国电子科技集团公司第二十九研究所 一种系统通信和控制处理同步方法
CN107231208A (zh) * 2017-07-19 2017-10-03 京信通信系统(中国)有限公司 一种时钟同步方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702055B2 (en) * 2006-09-29 2010-04-20 Mips Technologies, Inc. Apparatus and method for tracing processor state from multiple clock domains

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162959A (zh) * 2007-10-19 2008-04-16 中兴通讯股份有限公司 时钟主备相位差异自动测量及补偿方法
CN103577110A (zh) * 2012-07-19 2014-02-12 国民技术股份有限公司 片上系统及片上系统的读写方法
CN106547719A (zh) * 2016-09-26 2017-03-29 中国电子科技集团公司第二十九研究所 一种系统通信和控制处理同步方法
CN107231208A (zh) * 2017-07-19 2017-10-03 京信通信系统(中国)有限公司 一种时钟同步方法及系统

Also Published As

Publication number Publication date
CN110660429A (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
JP5739308B2 (ja) フェイルオーバー動作のための方法、装置、およびコンピュータ・プログラム
EP3244319B1 (en) Flexible nvme drive management solution
US20040162928A1 (en) High speed multiple ported bus interface reset control system
JP2007011682A (ja) 記憶制御装置及び記憶制御装置のパス切替方法
JP4784759B2 (ja) Plc装置
JP2010205216A (ja) バス変換装置、情報処理装置、制御方法
US20040162927A1 (en) High speed multiple port data bus interface architecture
CN110660429B (zh) 存储系统和存储控制装置
US10140235B2 (en) Server
US20130091380A1 (en) Dynamically Reconfiguring A Primary Processor Identity Within A Multi-Processor Socket Server
US10846159B2 (en) System and method for managing, resetting and diagnosing failures of a device management bus
US9246848B2 (en) Relay apparatus, storage system, and method of controlling relay apparatus
JP4425853B2 (ja) Cpu二重化用ベースユニットおよびcpu二重化システム
JP2007018049A (ja) 記憶制御システム
JP6544454B1 (ja) サーバ、サーバによる制御方法及びプログラム
JP2019121338A (ja) 機器ラック及び機器ラックからの状態報告を保証する方法
CN110580235A (zh) 一种sas扩展器通信方法及装置
US20040059901A1 (en) Removable configuration module for storage of component configuration data
US9116859B2 (en) Disk array system having a plurality of chassis and path connection method
JP5365747B2 (ja) 処理システム,通信装置および処理装置
JP5640941B2 (ja) プロセスデータモニタシステム
US10409940B1 (en) System and method to proxy networking statistics for FPGA cards
JP2011076528A (ja) Raidカードの冗長化方法及びraidカードの冗長化装置
JP6930153B2 (ja) パス切替装置、パス切替方法及びパス切替プログラム、並びに、コンピュータシステム
CN113342257A (zh) 伺服器及相关的控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant