JP6544454B1 - サーバ、サーバによる制御方法及びプログラム - Google Patents

Abstract

【課題】マルチノードサーバにおいて、２つ以上のノードが共有する電源の制御の信頼性を高めることのできるサーバを提供する。【解決手段】マルチノードサーバ１は、メイン電源をオン状態にする指示を含む指示情報を受けた場合に、メイン電源をオン状態にして供給先に電力を供給させる電源制御信号を生成し、供給先に電力を供給するＰＳＵへ前記電源制御信号を出力する共有ＰＬＤと、指示情報をＩ２Ｃバスを介して共有ＰＬＤに出力する個別ＰＬＤ１０３ａ、１０３ｂと、を備える。【選択図】図１

Description

本発明はサーバ、サーバによる制御方法及びプログラムに関する。

ラックマウントサーバより高密度化したサーバとして、シャーシに複数のノードが存在するマルチノードサーバがある。マルチノードサーバにおいて、それぞれのノードは、電源を除いて物理的に分割されている。その電源であるＰＳＵ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｕｎｉｔ）は、マルチノードサーバにおいて、２つのノード間で共有される。マルチノードサーバにおいて、共有されるＰＳＵは、一般的に、２つのノードそれぞれに備えられるＢＭＣ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ）によって制御される。マルチノードサーバにおいて、共有のＰＳＵが２つのノードそれぞれに備えられるＢＭＣによって制御される場合、２つのノードの一方に備えられるＢＭＣがマスターとなり、２つのノードの他方に備えられるＢＭＣがスレーブとなる。そして、それらのＢＭＣが互いに通信し、死活監視を行ってＰＳＵを制御する。
特許文献１には、関連する技術として、複数の情報処理装置の上限電力値の合計がシステム全体の上限電力値を超えないよう、情報処理装置それぞれの上限電力値を、各情報処理装置に設定可能な所定範囲の値からなる個別電力値範囲の値に設定する制御装置に関する技術が開示されている。

特開２０１７−１４２５７５号公報

しかしながら、上述のように２つのノードに備えられるＢＭＣがマスターとスレーブになり２つのノードの共有するＰＳＵを制御する場合、２つのＢＭＣ間の通信が失敗したり死活監視の処理が失敗したりすると、２つのＢＭＣがＰＳＵを正常に制御することができなくなる可能性がある。
そこで、マルチノードサーバにおいて、２つのノードが共有する電源の制御の信頼性を高めることのできる技術が求められている。

本発明の各態様は、上記の課題を解決することのできるサーバ、サーバによる制御方法及びプログラムを提供することを目的としている。

上記目的を達成するために、本発明の一態様によれば、サーバは、複数のポートを備え、所定の状態にする指示を含む指示情報を受けた場合に、前記所定の状態にさせる電源制御信号を生成し、供給先に電力を供給するＰＳＵへ前記電源制御信号を出力する共有ＰＬＤであって、複数の前記ポートのうちの１ポートを使用して前記ＰＳＵへアクセスを行い、前記アクセスが予め定めた回数以上失敗した場合に、前記１ポートを複数の前記ポートのうちの別の１ポートに切り替える共有ＰＬＤと、前記指示情報をＩ２Ｃバスを介して前記共有ＰＬＤに出力する個別ＰＬＤと、を備える。

本発明の別の態様によれば、サーバによる制御方法は、複数のポートを備える共有ＰＬＤと、個別ＰＬＤと、を備えるサーバによる制御方法であって、所定の状態にする指示を含む指示情報をＩ２Ｃバスを介して前記共有ＰＬＤに出力することと、前記指示情報を受けた場合に、前記所定の状態にさせる電源制御信号を生成し、供給先に電力を供給するＰＳＵへ前記電源制御信号を出力することと、複数の前記ポートのうちの１ポートを使用して前記ＰＳＵへアクセスを行い、前記アクセスが予め定めた回数以上失敗した場合に、前記１ポートを複数の前記ポートのうちの別の１ポートに切り替えることと、を含む。

本発明の別の態様によれば、プログラムは、複数のポートを備える共有ＰＬＤと、個別ＰＬＤと、を備えるサーバのコンピュータに、所定の状態にする指示を含む指示情報をＩ２Ｃバスを介して前記共有ＰＬＤに出力することと、前記指示情報を受けた場合に、前記所定の状態にさせる電源制御信号を生成し、供給先に電力を供給するＰＳＵへ前記電源制御信号を出力することと、複数の前記ポートのうちの１ポートを使用して前記ＰＳＵへアクセスを行い、前記アクセスが予め定めた回数以上失敗した場合に、前記１ポートを複数の前記ポートのうちの別の１ポートに切り替えることと、を実行させる。

本発明の各態様によれば、マルチノードサーバにおいて、２つ以上のノードが共有する電源の制御の信頼性を高めることができる。

本発明の一実施形態によるマルチノードサーバの構成を示す図である。 本発明の一実施形態によるマルチノードサーバの処理フローを示す第１の図である。 本発明の一実施形態によるマルチノードサーバの処理フローを示す第２の図である。 本発明の一実施形態によるマルチノードサーバの最小構成を示す図である。 少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

＜実施形態＞
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の一実施形態によるマルチノードサーバ１（サーバの一例）は、ノード１０ａ、１０ｂ、インターフェース（以下、「Ｉ／Ｆ」と記載）２０ａ、２０ｂ、共有ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）３０、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）スイッチ４０、複数のＰＳＵ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｕｎｉｔ）５０を備える。

ノード１０ａは、Ｉ／Ｆ２０ａを介して共有ＰＬＤ３０に接続される。ノード１０ｂは、Ｉ／Ｆ２０ｂを介して共有ＰＬＤ３０に接続される。共有ＰＬＤ３０は、Ｉ２Ｃスイッチ４０を介してＰＳＵ５０に接続される。

ノード１０ａは、ＢＭＣ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ）１０１ａ、Ｉ２Ｃバス１０２ａ、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａ（個別ＰＬＤの一例）を備える。

ＢＭＣ１０１ａは、マルチノードサーバ１内の状態制御を行うファームウェア（以下、「ＢＭＣ＿ＦＷ」と記載）が格納されているＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）である。ＢＭＣ１０１ａは、ユーザが例えばＷｅｂブラウザなどから入力した電源冗長設定を記憶している。電源冗長設定として非冗長、または、冗長が設定可能である。非冗長は、ＰＳＵ５０が１つでも故障するとマルチノードサーバ１が必要とする電力が供給できなくなる、すなわち、予備となるＰＳＵ５０を用意しない設定である。また、冗長は、ＰＳＵ５０が１つ以上壊れた時にもマルチノードサーバ１が必要とする電力を供給できるように、予め冗長数分電源をオン状態にしておく設定である。ＢＭＣ１０１ａは、ＢＭＣ１０１ａ自体に設定されている電源冗長設定が非冗長であるか冗長であるかを示す電源冗長設定情報を、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａを介して共有ＰＬＤ３０に出力する。ＢＭＣ１０１ａは、Ｉ２Ｃバス用ポート１０１１ａを備える。
Ｉ２Ｃバス用ポート１０１１ａは、ＢＭＣ１０１ａがＩ２Ｃバスを介してＰＳＵ５０にアクセスするためのポートである。

Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａは、製造後に内部の論理回路を定義・変更できるＬＳＩである。Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａは、制御Ｗｉｎｄｏｗ１０３１ａを備える。
制御Ｗｉｎｄｏｗ１０３１ａは、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａがＩ／Ｆ２０ａを介して共有ＰＬＤ３０と通信するためのレジスタである。
Ｉｎｔｅｒｒｕｐｔ１０４ａは、Ｐａｒ−Ｎ１＿ＰＬＤ１０３の制御Ｗｉｎｄｏｗ１０３１ａの中身が変更された事をＢＭＣ１０１ａに知らせるための割り込み信号である。

Ｉ／Ｆ２０ａは、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａと共有ＰＬＤ３０との間に設けられる。Ｉ／Ｆ２０ａは、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａと共有ＰＬＤ３０に接続される。

ノード１０ｂは、ノード１０ａと同様に、ＢＭＣ１０１ｂ、Ｉ２Ｃバス１０２ｂ、Ｐａｒ−Ｎ２＿ＰＬＤ１０３ｂ（個別ＰＬＤの一例）を備える。

ＢＭＣ１０１ｂは、マルチノードサーバ１内の状態制御を行うＢＭＣ＿ＦＷが格納されているＬＳＩである。ＢＭＣ１０１ｂは、ユーザが例えばＷｅｂブラウザなどから入力した電源冗長設定を記憶している。ＢＭＣ１０１ｂは、ＢＭＣ１０１ｂ自体に設定されている電源冗長設定が非冗長であるか冗長であるかを示す電源冗長設定情報を、Ｐａｒ−Ｎ２＿ＰＬＤ１０３ｂを介して共有ＰＬＤ３０に出力する。ＢＭＣ１０１ｂは、Ｉ２Ｃバス用ポート１０１１ｂを備える。
Ｉ２Ｃバス用ポート１０１１ｂは、ＢＭＣ１０１ｂがＩ２Ｃバスを介してＰＳＵ５０にアクセスするためのポートである。

Ｐａｒ−Ｎ２＿ＰＬＤ１０３ｂは、製造後に内部の論理回路を定義・変更できるＬＳＩである。Ｐａｒ−Ｎ２＿ＰＬＤ１０３ｂは、制御Ｗｉｎｄｏｗ１０３１ｂを備える。
制御Ｗｉｎｄｏｗ１０３１ｂは、Ｐａｒ−Ｎ２＿ＰＬＤ１０３ｂがＩ／Ｆ２０ｂを介して共有ＰＬＤ３０と通信するためのレジスタである。
Ｉｎｔｅｒｒｕｐｔ１０４ｂは、Ｐａｒ−Ｎ２＿ＰＬＤ１０３の制御Ｗｉｎｄｏｗ１０３１ｂの中身が変更された事をＢＭＣ１０１ｂに知らせるための割り込み信号である。

Ｉ／Ｆ２０ｂは、Ｐａｒ−Ｎ２＿ＰＬＤ１０３ｂと共有ＰＬＤ３０との間に設けられる。Ｉ／Ｆ２０ｂは、Ｐａｒ−Ｎ２＿ＰＬＤ１０３ｂと共有ＰＬＤ３０に接続される。

共有ＰＬＤ３０は、Ｉ２Ｃバスを介してＰＳＵ５０を制御する。共有ＰＬＤ３０は、ＢＭＣ１０１ａ、ＢＭＣ１０１ｂそれぞれから電源冗長設定情報を受け、受けた電源冗長設定情報を記憶している。共有ＰＬＤ３０は、スタンバイ電源で動作する。共有ＰＬＤ３０は、Ｉ２Ｃバス用ポート３０１、３０２を備える。
Ｉ２Ｃバス用ポート３０１、３０２のそれぞれは、Ｉ２Ｃスイッチ４０に接続される。Ｉ２Ｃバス用ポート３０１、３０２のそれぞれは、共有ＰＬＤ３０がＰＳＵ５０にアクセスする際に用いられるポートである。
共有ＰＬＤ３０は、Ｉ２Ｃバスを介してＰＳＵ５０へアクセスし、そのアクセスが予め定めた回数（しきい値）以上失敗した場合に、Ｉ２Ｃバス用ポート３０１とＩ２Ｃバス用ポート３０２との間でアクセス可能なポートを切り替えてＰＳＵ５０へのアクセスの継続を試みる。

Ｉ２Ｃスイッチ４０は、Ｉ２Ｃバス用ポート３０１またはＩ２Ｃバス用ポート３０２をＰＳＵ５０に接続させる。
ＰＳＵ５０は、マルチノードサーバ１に電力を供給する。ＰＳＵ５０は、マルチノードサーバ１のメイン電源である。

次に、本発明の一実施形態によるマルチノードサーバ１の処理について説明する。ここでは、マルチノードサーバ１において、ＢＭＣ１０１ａが自ドメインのメイン電源をＯＮ状態にする処理について図２、３を用いて説明する。なお、ここでは、ＢＭＣ１０１ａを例にマルチノードサーバ１の処理を説明するが、ＢＭＣ１０１ｂもＢＭＣ１０１ａと同様の処理を行うものであってもよい。

ＰＳＵ５０がＡＣケーブルを介して分電盤またはＰＤＵ（Ｐｏｗｅｒ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｕｎｉｔ）に接続され、スタンバイ電源からマルチノードサーバ１に電力が供給されると、共有ＰＬＤ３０は、直ちに、各ノードが備える制御Ｗｉｎｄｏｗ、すなわち、制御Ｗｉｎｄｏｗ１０３１ａ、１０３１ｂそれぞれから構成情報を取得し記憶する（ステップＳ１）。そして、共有ＰＬＤ３０は、構成情報の読み書きを制御する（ステップＳ２）。構成情報とは、ＰＳＵ５０が電力を供給する供給先の装置の構成を示す情報のことである。共有ＰＬＤ３０は、ステップＳ１及びステップＳ２の処理を常時行っている。

共有ＰＬＤ３０がステップＳ１及びステップＳ２の処理を常時行っている状況において、ＢＭＣ１０１ａは、メイン電源をオン状態にする指示を含む指示情報を制御Ｗｉｎｄｏｗ１０３１ａに書き込む（ステップＳ１１）。

Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａは、Ｉ／Ｆ２０ａを介して、指示情報を共有ＰＬＤ３０に出力する（ステップＳ１２）。
共有ＰＬＤ３０は、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａから指示情報を受ける。共有ＰＬＤ３０は、指示情報を受けると、構成情報及び電源冗長設定情報に基づいて、必要なＰＳＵ５０の台数を算出する（ステップＳ１３）。
共有ＰＬＤ３０は、メイン電源をオン状態にして供給先に電力を供給させる電源制御信号を生成する（ステップＳ１４）。共有ＰＬＤ３０は、Ｉ２Ｃバスを介して、算出した台数分のＰＳＵ５０に生成した電源制御信号を出力する（ステップＳ１５）。このとき、共有ＰＬＤ３０は、例えば、予めそれぞれのＰＳＵ５０に番号を付与し、使用されていないＰＳＵ５０のうち番号の小さい方から台数分のＰＳＵ５０を選択することにより、電源制御信号を出力する台数分のＰＳＵ５０を決定する。また、共有ＰＬＤ３０は、例えば、使用されていないＰＳＵ５０の中からランダムに台数分のＰＳＵ５０を選択することにより、電源制御信号を出力する台数分のＰＳＵ５０を決定するものであってもよい。
共有ＰＬＤ３０から電源制御信号を受け取ったＰＳＵ５０は、メイン電源をオン状態にして電力の供給先に電力を供給する。

共有ＰＬＤ３０は、電源制御信号を出力すると、制御Ｗｉｎｄｏｗ１０３１ａに処理が完了したことを示す処理完了通知を書き込む（ステップＳ１６）。
Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａは、処理が完了したことを報知する処理完了報知信号を含むＩｎｔｅｒｒｕｐｔ１０４ａによってＢＭＣ１０１ａに出力する（ステップＳ１７）。
ＢＭＣ１０１ａは、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａから処理完了報知信号を受ける。ＢＭＣ１０１ａは、処理完了報知信号を受けると、制御Ｗｉｎｄｏｗ１０３１ａから処理完了通知を読み出す（ステップＳ１８）。

以上、本発明の一実施形態によるマルチノードサーバ１について説明した。本発明の一実施形態によるマルチノードサーバ１において、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａは、メイン電源をオン状態にする指示を含む指示情報を共有ＰＬＤ３０に出力する。共有ＰＬＤ３０は、指示情報を受けた場合に、メイン電源をオン状態にして供給先に電力を供給させる電源制御信号を生成する。共有ＰＬＤ３０は、Ｉ２Ｃバスを介して、算出した台数分のＰＳＵ５０に生成した電源制御信号を出力する。
このようにすれば、マルチノードサーバにおいて、ＬＡＮ通信よりも通信の信頼性の高いＩ２Ｃバスを介した通信を確立して、電源制御信号を送受信することができ、２つ以上のノードが共有する電源の制御の信頼性を高めることができる。
また、本発明の一実施形態によるマルチノードサーバ１において、共有ＰＬＤ３０が複数のポートを備え、通信のエラー回数に応じて使用するポートを切り替えることにより、通信経路に冗長性を持たせることができ、２つ以上のノードが共有する電源の制御の信頼性を高めることができる。

図４は、本発明の実施形態によるマルチノードサーバ１の最小構成を示す図である。
マルチノードサーバ１は、図４に示すように、ＰＬＤ１０３（個別ＰＬＤの一例）、共有ＰＬＤ３０を備える。
ＰＬＤ１０３は、共有ＰＬＤ３０に指示情報を出力する。指示情報は、メイン電源をオン状態にする指示を含む情報である。
共有ＰＬＤ３０は、指示情報を受けた場合に、電源制御信号を生成し、供給先に電力を供給するＰＳＵへ電源制御信号を出力する。電源制御信号は、メイン電源をオン状態にして供給先に電力を供給させる信号である。

なお、上述の本発明の一実施形態では、マルチノードサーバ１は、ノード１０ａ、ノード１０ｂを備えるものとしてマルチノードサーバ１について説明した。しかしながら、本発明の別の実施形態では、マルチノードサーバ１は、３つ以上のノードを備え、各ノードの備えるＢＭＣが上述の本発明の一実施形態によるＢＭＣ１０１ａと同様の処理を行うものであってもよい。

なお、上述の本発明の一実施形態では、電源制御信号がメイン電源をオン状態にして供給先に電力を供給させる信号であるものとして、マルチノードサーバ１について説明した。しかしながら、本発明の別の実施形態では、電源制御信号は、メイン電源をオン状態にして供給先に電力を供給させる信号以外であってもよい。例えば、電源制御信号は、定期的にＰＳＵ５０から情報を取得し、ＢＭＣ１０１ａがその情報を取得できるようにするＰＳＵ情報取得機能と呼ぶ機能を制御する信号であってもよい。また、電源制御信号は、ＢＭＣ１０１ａが、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａを介してＰＳＵ５０をｅｎａｂｌｅｄ／ｄｉｓａｂｌｅｄできるようにし、共有ＰＬＤ３０が、ＰＳＵ５０のｆａｉｌｕｒｅやＰＳＵ５０のａｃｃｅｓｓ＿ｅｒｒｏｒなどのＰＳＵ５０関連のエラーを検出した際に、ｄｉｓａｂｌｅするＰＳＵ５０のｅｎａｂｌｅｄ／ｄｉｓａｂｌｅｄ機能と呼ぶ機能を制御する信号であってもよい。また、電源制御信号は、ＰＳＵ５０の電源をオン状態にできたことを示すＰＷＲＯＫ＿ｓｉｇｎａｌを入力し、ＰＳＵ５０の電源をオン状態にできなかったことを示すｆａｉｌｕｒｅ（ｎｏｔ＿ＰＷＲＯＫ）を検出して、Ｐａｒ−Ｎ１＿ＰＬＤを介してＢＭＣ１０１ａに通知するＰＳＵ５０のｆａｉｌｕｒｅ検出機能と呼ぶ機能を制御する信号であってもよい。また、電源制御信号は、ＢＭＣ１０１ａが、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａを介してＰＳＵ５０のＦＡＮの回転数を設定できるようにするＰＳＵ５０のＦＡＮ制御機能と呼ぶ機能を制御する信号であってもよい。また、電源制御信号は、ＢＭＣ１０１ａが、Ｐａｒ−Ｎ１＿ＰＬＤ１０３ａを介してＢＭＣ１０１ａに対応する使用電力量を通知できるようにし、共有ＰＬＤ３０が、ＢＭＣ１０１ａに対応する使用電力量と共有ＰＬＤ３０の使用電力量とを合わせた使用電力量を算出し、ＰＳＵ５０の供給可能電力量と電力冗長モードから電力冗長チェックを実施し、結果（“不足”、“非冗長”、“冗長”）をＢＭＣ１０１ａに通知する電力冗長制御機能と呼ぶ機能を制御する信号であってもよい。また、電源制御信号は、ＰＳＵ情報取得機能で取得したＰＳＵ５０の情報を使用して、ＰＳＵ５０の異品種チェックおよび異電源チェックを行い、エラーを検出したらＢＭＣ１０１ａに通知するＰＳＵ５０の異品種・異電源検出機能と呼ぶ機能を制御する信号であってもよい。

なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

本発明の実施形態における記憶部、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

本発明の実施形態について説明したが、上述のマルチノードサーバ１、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図５は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図５に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述のマルチノードサーバ１、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

１・・・マルチノードサーバ
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９、２０ａ、２０ｂ・・・インターフェース
１０ａ、１０ｂ・・・ノード
３０・・・共有ＰＬＤ
４０・・・Ｉ２Ｃスイッチ
５０・・・ＰＳＵ
１０１ａ、１０１ｂ・・・ＢＭＣ
１０２ａ、１０２ｂ・・・Ｉ２Ｃバス
１０３・・・ＰＬＤ
１０３ａ・・・Ｐａｒ−Ｎ１＿ＰＬＤ
１０３ｂ・・・Ｐａｒ−Ｎ２＿ＰＬＤ
１０４ａ、１０４ｂ・・・Ｉｎｔｅｒｒｕｐｔ
１０１１ａ、１０１１ｂ・・・Ｉ２Ｃバス用ポート
１０３１ａ、１０３１ｂ・・・制御Ｗｉｎｄｏｗ

Claims (5)

1. 複数のポートを備え、所定の状態にする指示を含む指示情報を受けた場合に、前記所定の状態にさせる電源制御信号を生成し、供給先に電力を供給するＰＳＵへ前記電源制御信号を出力する共有ＰＬＤであって、複数の前記ポートのうちの１ポートを使用して前記ＰＳＵへアクセスを行い、前記アクセスが予め定めた回数以上失敗した場合に、前記１ポートを複数の前記ポートのうちの別の１ポートに切り替える共有ＰＬＤと、
   前記指示情報をＩ２Ｃバスを介して前記共有ＰＬＤに出力する個別ＰＬＤと、
   を備えるサーバ。
2. 前記共有ＰＬＤは、
   前記ＰＳＵが電力を供給する供給先の装置の構成を示す構成情報と、前記ＰＳＵを予備として何台用意するかを示す電源冗長設定情報とに基づいて、必要なＰＳＵの台数を算出し、算出した前記台数のＰＳＵへ前記電源制御信号を出力する、
   請求項１に記載のサーバ。
3. 前記指示情報は、
   メイン電源をオン状態にする指示を含み、
   前記共有ＰＬＤは、
   前記メイン電源をオン状態にして供給先に電力を供給させる電源制御信号を生成し、前記供給先に電力を供給するＰＳＵへ前記電源制御信号を出力する、
   請求項１または請求項２に記載のサーバ。
4. 複数のポートを備える共有ＰＬＤと、個別ＰＬＤと、を備えるサーバによる制御方法であって、
   所定の状態にする指示を含む指示情報をＩ２Ｃバスを介して前記共有ＰＬＤに出力することと、
   前記指示情報を受けた場合に、前記所定の状態にさせる電源制御信号を生成し、供給先に電力を供給するＰＳＵへ前記電源制御信号を出力することと、
   複数の前記ポートのうちの１ポートを使用して前記ＰＳＵへアクセスを行い、前記アクセスが予め定めた回数以上失敗した場合に、前記１ポートを複数の前記ポートのうちの別の１ポートに切り替えることと、
   を含むサーバによる制御方法。
5. 複数のポートを備える共有ＰＬＤと、個別ＰＬＤと、を備えるサーバのコンピュータに、
   所定の状態にする指示を含む指示情報をＩ２Ｃバスを介して前記共有ＰＬＤに出力することと、
   前記指示情報を受けた場合に、前記所定の状態にさせる電源制御信号を生成し、供給先に電力を供給するＰＳＵへ前記電源制御信号を出力することと、
   複数の前記ポートのうちの１ポートを使用して前記ＰＳＵへアクセスを行い、前記アクセスが予め定めた回数以上失敗した場合に、前記１ポートを複数の前記ポートのうちの別の１ポートに切り替えることと、
   を実行させるプログラム。

Images