JP4921765B2 - プロセッサ動作電圧の自動動的制御 - Google Patents
プロセッサ動作電圧の自動動的制御 Download PDFInfo
- Publication number
- JP4921765B2 JP4921765B2 JP2005293019A JP2005293019A JP4921765B2 JP 4921765 B2 JP4921765 B2 JP 4921765B2 JP 2005293019 A JP2005293019 A JP 2005293019A JP 2005293019 A JP2005293019 A JP 2005293019A JP 4921765 B2 JP4921765 B2 JP 4921765B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- core
- bus
- operating voltage
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
Claims (14)
- 装置であって、
プロセッサのコアクロックを設定する周波数と、前記プロセッサに結合されたバスを設定する周波数との間の比(コア/バス比)を、マシンレジスタから求める第1の手段と、
プロセッサの動作電圧を前記コア/バス比の変化に応じて調整する第2の手段と、
を含み、
前記第2の手段は、
前記プロセッサ内に格納され、前記コア/バス比に対応する前記プロセッサの動作電圧を計算するための命令が前記プロセッサによって実行されると、前記コア/バス比を変数とする一次方程式に従って前記動作電圧を調整し、
前記一次方程式の勾配は、最小許容コア/バス比に対応する前記プロセッサの最小許容動作電圧と最大許容コア/バス比に対応する前記プロセッサの最大許容電圧範囲との差、および前記最大許容コア/バス比および前記最小許容コア/バス比の間の差の比によって定められ、かつ前記一次方程式の切片として前記プロセッサの最小許容動作電圧が定められ、
前記第2の手段は、前記コア/バス比に変化があるたびに前記動作電圧を自動的に調整し、前記プロセッサをリブートしなくても前記プロセッサが各動作電圧で機能できる、装置。 - 前記第2の手段が、前記一次方程式を実装するためのプロセッサロジックを含む、請求項1に記載の装置。
- 前記一次方程式を実装するために、前記第2の手段がコンピュータ読み取り可能なマイクロアーキテクチャ命令とプロセッサロジックとの組み合わせを含む、請求項1に記載の装置。
- マシンレジスタからプロセッサのコアクロック周波数と前記プロセッサがコンピュータシステム内の他のエージェントとの通信に使用するバスの周波数との間の比(コア/バス比)の変化を検出する工程と、
前記コア/バス比に対応する前記プロセッサの動作電圧を計算するための命令が前記プロセッサによって実行されると、前記コア/バス比の前記変化の検出に応じて、前記コア/バス比を変数とする一次方程式に従って前記プロセッサの動作電圧を動的に調整する工程と、を含み、
前記一次方程式の勾配は、最小許容コア/バス比に対応する前記プロセッサの最小許容動作電圧と最大許容コア/バス比に対応する前記プロセッサの最大許容電圧範囲との間の差、および前記最大許容コア/バス比および前記最小許容コア/バス比の間の差の比によって定められ、かつ前記一次方程式の切片として前記プロセッサの最小許容動作電圧が定められ、
前記調整する工程は、前記プロセッサをリブートしなくても前記プロセッサが各動作電圧で機能すべく前記コア/バス比に変化があるたびに前記動作電圧を自動的に調整する工程を含む、方法。 - 前記検出する工程が、前記コア/バス比を制御するためのマシンレジスタに書き込まれるコマンドを解釈する工程を含む、請求項4に記載の方法。
- 前記コマンドが前記コア/バス比を制御するためのマシンレジスタに書き込まれた場合に、前記一次方程式の勾配を計算する、請求項5に記載の方法。
- 値を前記プロセッサの電源にプログラミングすることによって前記プロセッサの動作電圧を調整する、請求項4から6のいずれか1項に記載の方法。
- プロセッサの論理回路を介して前記一次方程式を実装する、請求項4から7のいずれか1項に記載の方法。
- プロセッサロジックと前記プロセッサ内のマイクロアーキテクチャ命令との組み合わせによって前記一次方程式を実装する、請求項4から7のいずれか1項に記載の方法。
- システムであって、
複数の装置間で情報を伝達するためのバスと、
前記バスに結合されたプロセッサであって、前記プロセッサの動作電圧を、マシンレジスタに格納された前記プロセッサのコア周波数とバス周波数との比(コア/バス比)の変化に応じて、前記プロセッサをリブートせずに動的に切り替え、コア/バス周波数と前記動作電圧との組み合わせがユーザによって前記プロセッサを損傷しうる組み合わせにされることを防止するためのロジックを含むプロセッサと、を含み、
前記ロジックは、前記コア/バス比に対応する前記動作電圧を計算するための命令が前記プロセッサによって実行されると、前記コア/バス比を変数とする一次方程式に従って前記動作電圧を調整し、
前記一次方程式の勾配は、最小許容コア/バス比に対応する前記プロセッサの最小許容動作電圧と最大許容コア/バス比に対応する前記プロセッサの最大許容電圧範囲との差、および前記最大許容コア/バス比および前記最小許容コア/バス比の間の差の比によって定められ、かつ前記一次方程式の切片として前記プロセッサの最小許容動作電圧が定められる、システム。 - 電圧識別値(Vid)を前記プロセッサに結合された可変電源にプログラミングすることによって前記動作電圧を調整する、請求項10に記載のシステム。
- 前記バスに結合された命令を格納するためのメモリと前記バスに結合されたオーディオ装置とをさらに含む、請求項10または11に記載のシステム。
- プロセッサのコアクロックを設定する周波数と、前記プロセッサに結合されたバスを設定する周波数との間の比(コア/バス比)を、マシンレジスタから求めるための第1のロジックと、
前記第1のロジックによって求められた前記コア/バス比の変化に応じて前記プロセッサの動作電圧を調整し、前記プロセッサの前記動作電圧がユーザによって調整されることを防止するための第2のロジックと
を含み、
前記第2のロジックは、前記コア/バス比に対応する前記動作電圧を計算するための命令が前記プロセッサによって実行されると、前記コア/バス比を変数とする一次方程式に従って前記動作電圧を調整し、
前記一次方程式の勾配は、最小許容コア/バス比に対応する前記プロセッサの最小許容動作電圧と最大許容コア/バス比に対応する前記プロセッサの最大許容電圧範囲との差、および前記最大許容コア/バス比および前記最小許容コア/バス比の間の差の比によって定められ、かつ前記一次方程式の切片として前記プロセッサの最小許容動作電圧が定められ、
前記第2のロジックは、前記コア/バス比に変化があるたびに前記動作電圧を自動的に調整し、前記プロセッサをリブートしなくても前記プロセッサが各動作電圧で機能できる、プロセッサ。 - ユーザが利用可能なマシンレジスタを使わずに、前記プロセッサの電源を構成することによって前記第2のロジックが前記動作電圧を調整する、請求項13に記載のプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/966,701 US7308590B2 (en) | 2004-10-15 | 2004-10-15 | Automatic dynamic processor operating voltage control |
US10/966,701 | 2004-10-15 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011254063A Division JP5312562B2 (ja) | 2004-10-15 | 2011-11-21 | プロセッサ動作電圧の自動動的制御 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006114034A JP2006114034A (ja) | 2006-04-27 |
JP4921765B2 true JP4921765B2 (ja) | 2012-04-25 |
Family
ID=36182197
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005293019A Expired - Fee Related JP4921765B2 (ja) | 2004-10-15 | 2005-10-05 | プロセッサ動作電圧の自動動的制御 |
JP2011254063A Expired - Fee Related JP5312562B2 (ja) | 2004-10-15 | 2011-11-21 | プロセッサ動作電圧の自動動的制御 |
JP2013013535A Expired - Fee Related JP5619196B2 (ja) | 2004-10-15 | 2013-01-28 | プロセッサ及びシステム |
JP2014050011A Expired - Fee Related JP5837117B2 (ja) | 2004-10-15 | 2014-03-13 | プロセッサおよび方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011254063A Expired - Fee Related JP5312562B2 (ja) | 2004-10-15 | 2011-11-21 | プロセッサ動作電圧の自動動的制御 |
JP2013013535A Expired - Fee Related JP5619196B2 (ja) | 2004-10-15 | 2013-01-28 | プロセッサ及びシステム |
JP2014050011A Expired - Fee Related JP5837117B2 (ja) | 2004-10-15 | 2014-03-13 | プロセッサおよび方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7308590B2 (ja) |
JP (4) | JP4921765B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7707434B2 (en) * | 2004-06-29 | 2010-04-27 | Broadcom Corporation | Power control bus for carrying power control information indicating a power supply voltage variability |
US7581122B2 (en) * | 2004-06-29 | 2009-08-25 | Broadcom Corporation | Power supply integrated circuit with feedback control |
US7308590B2 (en) * | 2004-10-15 | 2007-12-11 | Intel Corporation | Automatic dynamic processor operating voltage control |
KR100834408B1 (ko) * | 2006-09-14 | 2008-06-04 | 한국전자통신연구원 | 분산처리시스템에서의 태스크 할당방법 및 시스템 |
US7949887B2 (en) * | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
KR101150989B1 (ko) * | 2007-08-07 | 2012-05-30 | 삼성전자주식회사 | 화상처리장치 및 그 제어방법 |
US8250395B2 (en) * | 2009-11-12 | 2012-08-21 | International Business Machines Corporation | Dynamic voltage and frequency scaling (DVFS) control for simultaneous multi-threading (SMT) processors |
US8909957B2 (en) | 2010-11-04 | 2014-12-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Dynamic voltage adjustment to computer system memory |
CN103201702B (zh) * | 2010-11-09 | 2016-04-20 | 国际商业机器公司 | 对计算工作负载进行管理的方法和系统 |
US20140122916A1 (en) * | 2012-10-31 | 2014-05-01 | Guadalupe J. Garcia | Reducing the overhead associated with frequency changes in processors |
US9292468B2 (en) | 2012-12-17 | 2016-03-22 | Intel Corporation | Performing frequency coordination in a multiprocessor system based on response timing optimization |
US9405351B2 (en) * | 2012-12-17 | 2016-08-02 | Intel Corporation | Performing frequency coordination in a multiprocessor system |
US9256276B2 (en) * | 2013-09-27 | 2016-02-09 | Intel Corporation | Utilization of processor capacity at low operating frequencies |
US10558259B2 (en) | 2017-05-25 | 2020-02-11 | International Business Machines Corporation | Dynamic voltage control |
US11397197B2 (en) | 2017-06-28 | 2022-07-26 | Signify Holding B.V. | Voltage detection system and method |
CN113031736A (zh) | 2019-12-09 | 2021-06-25 | 华为技术有限公司 | 一种电压调节方法和电子设备 |
KR20220145004A (ko) | 2021-04-21 | 2022-10-28 | 삼성전자주식회사 | 클록 관리 회로 및 이를 포함하는 멀티-코어 시스템 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54148430A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Digital device |
EP0683448B1 (en) * | 1994-05-10 | 2002-01-09 | Intel Corporation | Method and apparatus for synchronous data transmission between digital devices operating at frequencies having a P/Q integer ratio |
US5787294A (en) * | 1995-10-13 | 1998-07-28 | Vlsi Technology, Inc. | System for reducing the power consumption of a computer system and method therefor |
US5760636A (en) * | 1996-06-28 | 1998-06-02 | Intel Corporation | Adjusting clock frequency and voltage supplied to a processor in a computer system |
US5764529A (en) * | 1996-12-23 | 1998-06-09 | International Business Machines Corporation | Method and apparatus for automatic frequency and voltage selection for microprocessors |
US5974556A (en) * | 1997-05-02 | 1999-10-26 | Intel Corporation | Circuit and method for controlling power and performance based on operating environment |
US6385735B1 (en) * | 1997-12-15 | 2002-05-07 | Intel Corporation | Method and apparatus for limiting processor clock frequency |
JP2000187523A (ja) * | 1998-12-21 | 2000-07-04 | Funai Electric Co Ltd | クロック可変回路 |
US6457135B1 (en) * | 1999-08-10 | 2002-09-24 | Intel Corporation | System and method for managing a plurality of processor performance states |
US6442700B1 (en) * | 1999-08-10 | 2002-08-27 | Intel Corporation | Thermal control within systems having multiple CPU performance states |
US6823516B1 (en) * | 1999-08-10 | 2004-11-23 | Intel Corporation | System and method for dynamically adjusting to CPU performance changes |
US6535989B1 (en) * | 1999-12-22 | 2003-03-18 | Hewlett-Packard Company | Input clock delayed by a plurality of elements that are connected to logic circuitry to produce a clock frequency having a rational multiple less than one |
US6721892B1 (en) * | 2000-05-09 | 2004-04-13 | Palmone, Inc. | Dynamic performance adjustment of computation means |
JP2002099433A (ja) * | 2000-09-22 | 2002-04-05 | Sony Corp | 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体 |
JP4337280B2 (ja) * | 2001-06-29 | 2009-09-30 | コニカミノルタビジネステクノロジーズ株式会社 | 情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP4340536B2 (ja) * | 2001-08-29 | 2009-10-07 | メディアテック インコーポレーテッド | 無線システムにおけるクロックおよび電力制御の方法および装置 |
JP2003099150A (ja) * | 2001-09-20 | 2003-04-04 | Alps Electric Co Ltd | コンピュータ |
US7111178B2 (en) * | 2001-09-28 | 2006-09-19 | Intel Corporation | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system |
JP2003150283A (ja) * | 2001-11-09 | 2003-05-23 | Mitsubishi Electric Corp | 電力制御装置及び電力制御方法 |
US6889332B2 (en) * | 2001-12-11 | 2005-05-03 | Advanced Micro Devices, Inc. | Variable maximum die temperature based on performance state |
US7032116B2 (en) * | 2001-12-21 | 2006-04-18 | Intel Corporation | Thermal management for computer systems running legacy or thermal management operating systems |
JP2003256069A (ja) * | 2002-03-05 | 2003-09-10 | Ricoh Co Ltd | 制御装置及び複合機 |
GB2387456B (en) * | 2002-04-12 | 2005-12-21 | Sun Microsystems Inc | Configuring computer systems |
JP2004096534A (ja) * | 2002-09-02 | 2004-03-25 | Nec Corp | 携帯電話器およびその制御方法 |
US7290156B2 (en) * | 2003-12-17 | 2007-10-30 | Via Technologies, Inc. | Frequency-voltage mechanism for microprocessor power management |
US6996730B2 (en) * | 2002-11-25 | 2006-02-07 | Texas Instruments Incorporated | Adjusting voltage supplied to a processor in response to clock frequency |
US7444524B2 (en) * | 2002-12-30 | 2008-10-28 | Intel Corporation | Dynamic voltage transitions |
US7290155B2 (en) * | 2003-10-28 | 2007-10-30 | Intel Corporation | Method, system, and apparatus for dynamically configuring the operating point utilized for thermal management of an integrated circuit |
US7562233B1 (en) * | 2004-06-22 | 2009-07-14 | Transmeta Corporation | Adaptive control of operating and body bias voltages |
US7308590B2 (en) * | 2004-10-15 | 2007-12-11 | Intel Corporation | Automatic dynamic processor operating voltage control |
JP2013013535A (ja) * | 2011-07-04 | 2013-01-24 | Panasonic Corp | 炊飯器 |
-
2004
- 2004-10-15 US US10/966,701 patent/US7308590B2/en not_active Expired - Fee Related
-
2005
- 2005-10-05 JP JP2005293019A patent/JP4921765B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-08 US US11/890,931 patent/US7913099B2/en not_active Expired - Fee Related
-
2011
- 2011-02-10 US US13/024,592 patent/US8347127B2/en not_active Expired - Fee Related
- 2011-11-21 JP JP2011254063A patent/JP5312562B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-28 JP JP2013013535A patent/JP5619196B2/ja not_active Expired - Fee Related
-
2014
- 2014-03-13 JP JP2014050011A patent/JP5837117B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP5837117B2 (ja) | 2015-12-24 |
JP5312562B2 (ja) | 2013-10-09 |
US7308590B2 (en) | 2007-12-11 |
US8347127B2 (en) | 2013-01-01 |
JP5619196B2 (ja) | 2014-11-05 |
US20110138212A1 (en) | 2011-06-09 |
US7913099B2 (en) | 2011-03-22 |
JP2006114034A (ja) | 2006-04-27 |
US20070283177A1 (en) | 2007-12-06 |
JP2012074063A (ja) | 2012-04-12 |
US20060085660A1 (en) | 2006-04-20 |
JP2013101677A (ja) | 2013-05-23 |
JP2014139819A (ja) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4921765B2 (ja) | プロセッサ動作電圧の自動動的制御 | |
KR101310044B1 (ko) | 복수의 코어 프로세서들에서의 하나 이상의 코어들의 워크로드 성능을 증가시키는 방법 | |
US7949850B2 (en) | Methods and appratus for demand-based memory mirroring | |
US20070043965A1 (en) | Dynamic memory sizing for power reduction | |
JP5427775B2 (ja) | 低パワーキャッシュアクセスモードを備えたデータ処理デバイス | |
US7353414B2 (en) | Credit-based activity regulation within a microprocessor based on an allowable activity level | |
KR20090119745A (ko) | 동작 특성의 효율성 기반의 판정 | |
US20130063450A1 (en) | Smart power management in graphics processing unit (gpu) based cluster computing during predictably occurring idle time | |
JP2004078940A (ja) | マルチプロセッサ・コンピュータシステム内のプロセッサの電圧を管理する方法 | |
US20210216427A1 (en) | Method of managing storage system, electronic device and computer program product | |
US20140129759A1 (en) | Low power write journaling storage system | |
US6496888B1 (en) | Incorporation of bus ratio strap options in chipset logic | |
US9514009B2 (en) | Reducing server power consumption to compensate for a power supply failure in a multiple power supply configuration | |
US11922172B2 (en) | Configurable reduced memory startup | |
JP2004078929A (ja) | プロセッサ・レベルにて性能を最適化するシステム、方法、装置 | |
JP6544454B1 (ja) | サーバ、サーバによる制御方法及びプログラム | |
US10684980B2 (en) | Multi-channel DIMMs | |
US11966339B1 (en) | Selecting between basic and global persistent flush modes | |
US20240004454A1 (en) | Control of power state in computer processor | |
WO2023122583A1 (en) | Default boost mode state for devices | |
JP2013196316A (ja) | ディスクアレイ装置及びディスクアレイ装置の制御方法 | |
JP2006120004A (ja) | 情報処理装置 | |
JPH02151950A (ja) | キャッシュメモリコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081014 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100107 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4921765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |